- 您現(xiàn)在的位置：買賣IC網 > PDF目錄361226 > Q6701-H6481 (SIEMENS AG) Quadruple Transceiver for S/T Interface QUAT-S PDF資料下載
參數資料
| 型號： | Q6701-H6481 |
| 廠商： | SIEMENS AG |
| 英文描述： | Quadruple Transceiver for S/T Interface QUAT-S |
| 中文描述： | 四聯(lián)收發(fā)器的S / T接口葛- ? |
| 文件頁數： | 55/72頁 |
| 文件大?。?/td> | 1267K |
| 代理商： | Q6701-H6481 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁當前第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁
PEB 2084
Semiconductor Group
55
4.2
Read/Write, Address: 1
H
Configuration Register
Initial value: 00
H
bit 7
MFD
bit 0
MODE
Format:
RCLK
0
LP
SQM
RCVE
C/W
Bit-name
Description
MFD
Multi-Frame Disable (write):
0:
All multi-frame functions active.
1:
Multi-frame generation (LT-S) or synchronization (LT-T) prohibited.
No SQ monitor messages released.
Multi-Frame Detected (read):
0:
No multi-frame synchronization achieved.
1:
Multi-frame synchronization (LT-T) achieved.
Receive Clock
0:
No output signal at pin CLK1/IDS
(if all QUAT-S channels are programmed to 0 at this bit location, the
output pin CLK1 is tristated)
1:
The 1.536 MHz clock synchronized to the receiver (LT-T) is output
at the pin CLK1(Due to an internal short-circuit safety logic, a 1 is
only processed if the other three channels are set to 0 at this bit
location.)
Note:
The pin CLK1/IDS is used to pin-strap the DCL data clock ratio
during HW reset phase
10: Double clock
11: Single clock
Loop
LT-S mode
0:
Transparent analog loop
1:
Non transparent analog loop
RCLK
LP
LT-T mode
0:
Non transparent analog loop
1:
External transparent loop
SQ channel handling Mode selection
0:
Non auto mode
1:
Transparent mode
SQM
only S1 and Q channels
S1, S2 and Q channels
相關PDF資料 |
PDF描述 |
|---|---|
| Q67020-Y149 | Octal Latch |
| Q67020-Y150 | Octal Latch |
| Q67020-Y151 | CLOCK GENERATOR AND DRIVER FOR SAB8086 FAMILY PROCESSORS |
| Q67020-Y152 | CLOCK GENERATOR AND DRIVER FOR SAB8086 FAMILY PROCESSORS |
| Q67020-Y153 | OCTAL BUS TRANSCEIVER |
相關代理商/技術參數 |
參數描述 |
|---|---|
| Q67020-Y149 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:Octal Latch |
| Q67020-Y150 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:Octal Latch |
| Q67020-Y151 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:CLOCK GENERATOR AND DRIVER FOR SAB8086 FAMILY PROCESSORS |
| Q67020-Y152 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:CLOCK GENERATOR AND DRIVER FOR SAB8086 FAMILY PROCESSORS |
| Q67020-Y153 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:OCTAL BUS TRANSCEIVER |
發(fā)布緊急采購，3分鐘左右您將得到回復。