- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄224506 > MT48LC32M4A2P-7ELIT:G 32M X 4 SYNCHRONOUS DRAM, 5.4 ns, PDSO54 PDF資料下載
參數(shù)資料
| 型號： | MT48LC32M4A2P-7ELIT:G |
| 元件分類： | DRAM |
| 英文描述： | 32M X 4 SYNCHRONOUS DRAM, 5.4 ns, PDSO54 |
| 封裝： | 0.400 INCH, LEAD FREE, PLASTIC, TSOP2-54 |
| 文件頁數(shù)： | 46/74頁 |
| 文件大?。?/td> | 2385K |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁當(dāng)前第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁
PDF: 09005aef8091e66d/Source: 09005aef8091e625
Micron Technology, Inc., reserves the right to change products or specifications without notice.
128MSDRAM_2.fm - Rev. N 1/09 EN
50
1999 Micron Technology, Inc. All rights reserved.
128Mb: x4, x8, x16 SDRAM
Electrical Specifications
Table 17:
Electrical Characteristics and Recommended AC Operating Conditions
Notes: 5, 6, 8, 9, 11; notes appear on page 51
AC
Characteristics
Symbol
-6A
-7E
-75
Units
Notes
Parameter
Min
Max
Min
Max
Min
Max
Access time from CLK (positive
edge)
CL = 3
tAC(3)
–
5.4
–
5.4
ns
CL = 2
tAC(2)
–
5.4
–
6
ns
Address hold time
tAH
0.8
–
0.8
–
0.8
–
ns
Address setup time
tAS
1.5
–
1.5
–
1.5
–
ns
CLK high-level width
tCH
2.5
–
2.5
–
2.5
–
ns
CLK low-level width
tCL
2.5
–
2.5
–
2.5
–
ns
Clock cycle time
CL = 3
tCK(3)
6
–
7
–
7.5
–
ns
CL = 2
tCK(2)
–
7.5
–
10
–
ns
CKE hold time
tCKH
0.8
–
0.8
–
0.8
–
ns
CKE setup time
tCKS
1.5
–
1.5
–
1.5
–
ns
CS#, RAS#, CAS#, WE#, DQM hold time
tCMH
0.8
–
0.8
–
0.8
–
ns
CS#, RAS#, CAS#, WE#, DQM setup time
tCMS
1.5
–
1.5
–
1.5
–
ns
Data-in hold time
tDH
0.8
–
0.8
–
0.8
–
ns
Data-in setup time
tDS
1.5
–
1.5
–
1.5
–
ns
Data-out High-Z time
CL = 3
tHZ(3)
–
5.4
–
5.4
ns
CL = 2
tHZ(2)
–
5.4
–
6
ns
Data-out Low-Z time
tLZ
1–
ns
Data-out hold time (load)
tOH
3–
ns
Data-out hold time (no load)
tOHN
1.8
–
1.8
–
1.8
–
ns
ACTIVE-to-PRECHARGE command
tRAS
42
120,000
37
120,000
44
120,000
ns
ACTIVE-to-ACTIVE command period
tRC
60
–
60
–
66
–
ns
ACTIVE-to-READ or WRITE delay
tRCD
18–15
–20–
ns
Refresh period (4,096 rows)
tREF
–
64
–
64
–
64
ms
Refresh period - Automotive
(4,096 rows)
tREF
AT
–16–16
–16
ms
AUTO REFRESH period
tRFC
60–66
–66–
ns
PRECHARGE command period
tRP
18
–
15
–
20
–
ns
ACTIVE bank a to ACTIVE bank b
command
tRRD
12–14
–15–
ns
Transition time
tT
0.3
1.2
0.3
1.2
0.3
1.2
ns
WRITE recovery time
tWR
1 CLK
+ 7ns
–1 CLK
+ 7ns
–1 CLK
+ 7.5ns
––
12
–
14
–
15
–
ns
Exit SELF REFRESH to ACTIVE command
tXSR
67–67
–75–
ns
Table 18:
AC Functional Characteristics
Notes: 5, 6, 7, 8, 9, 11; notes appear on page 51
Parameter
Symbol
-6A
-7E
-75
Units
Notes
READ/WRITE command to READ/WRITE command
tCCD
111
tCK
CKE to clock disable or power-down entry mode
tCKED
111
tCK
CKE to clock enable or power-down exit setup mode
tPED
1
tCK
DQM to input data delay
tDQD
000
tCK
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT55L256L18FT-12TR | 256K X 18 ZBT SRAM, 9 ns, PQFP100 |
| MT55L256L32FT-12 | 256K X 32 ZBT SRAM, 9 ns, PQFP100 |
| MT55L512V18PF-6 | 512K X 18 ZBT SRAM, 3.5 ns, PBGA165 |
| MT57W4MH9CF-6 | 4M X 9 DDR SRAM, 0.5 ns, PBGA165 |
| MT58L128L36D1T-5IT | 128K X 36 STANDARD SRAM, 2.8 ns, PQFP100 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT48LC32M4A2TG | 制造商:MICRON 制造商全稱:Micron Technology 功能描述:SYNCHRONOUS DRAM |
| MT48LC32M4A2TG-75 | 制造商:MICRON 制造商全稱:Micron Technology 功能描述:SYNCHRONOUS DRAM |
| MT48LC32M4A2TG-75IT | 制造商:MICRON 制造商全稱:Micron Technology 功能描述:SYNCHRONOUS DRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。