- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366889 > CPU32RM CPU32 Reference Manual PDF資料下載
參數(shù)資料
| 型號： | CPU32RM |
| 英文描述： | CPU32 Reference Manual |
| 中文描述： | CPU32參考手冊 |
| 文件頁數(shù)： | 277/330頁 |
| 文件大?。?/td> | 1751K |
| 代理商： | CPU32RM |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁當(dāng)前第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁
CPU32
REFERENCE MANUAL
DEVELOPMENT SUPPORT
MOTOROLA
7-5
7.2.2.3 Double Bus Fault
The CPU32 normally treats a double bus fault, or two bus faults in succession, as a
catastrophic system error, and halts. When this condition occurs during initial system
debug (a fault in the reset logic), further debugging is impossible until the problem is
corrected. In BDM, the fault can be temporarily bypassed, so that its origin can be iso-
lated and eliminated.
7.2.2.4 Peripheral Breakpoints
CPU32 peripheral breakpoints are implemented in the same way as external break-
points — peripherals request breakpoints by asserting the BKPT signal. Consult the
appropriate peripheral user's manual for additional details on the generation of periph-
eral breakpoints.
7.2.3 Entering BDM
When the processor detects a breakpoint or a double bus fault, or decodes a BGND
instruction, it suspends instruction execution and asserts the FREEZE output. This is
the first indication that the processor has entered BDM. Once FREEZE has been as-
serted, the CPU enables the serial communication hardware and awaits a command.
The CPU writes a unique value indicating the source of BDM transition into temporary
register A (ATEMP) as part of the process of entering BDM. A user can poll ATEMP
and determine the source (see
Table 7-2
) by issuing a read system register command
(RSREG). ATEMP is used in most debugger commands for temporary storage — it is
imperative that the RSREG command be the first command issued after transition into
BDM.
*Special status word (SSW) is described in detail in
6.3 Fault Recovery
.
A double bus fault during initial stack pointer/program counter (SP/PC) fetch sequence
is distinguished by a value of $FFFFFFFF in the current instruction PC. At no other
time will the processor write an odd value into this register.
7.2.4 Command Execution
Figure 7-4
summarizes BDM command execution. Commands consist of one 16-bit
operation word and can include one or more 16-bit extension words. Each incoming
word is read as it is assembled by the serial interface. The microcode routine corre-
sponding to a command is executed as soon as the command is complete. Result op-
erands are loaded into the output shift register to be shifted out as the next command
is read. This process is repeated for each command until the CPU returns to normal
operating mode.
Table 7-2 Polling the BDM Entry Source
Source
ATEMP [31:16]
SSW*
$0000
$0000
ATEMP [15:0]
$FFFF
$0001
$0000
Double Bus Fault
BGND Instruction
Hardware Breakpoint
F
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CPV362M4F | 600V Fast 1-8 kHz 3-Phase Bridge IGBT in a IMS-2 package |
| CPX303D | TRANSISTOR | MOSFET POWER MODULE | 3-PH BRIDGE | 60V V(BR)DSS | 19.1A I(D) |
| CPX313D | TRANSISTOR | MOSFET POWER MODULE | 3-PH BRIDGE | 100V V(BR)DSS | 8.5A I(D) |
| CPY135A | TRANSISTOR | MOSFET POWER MODULE | HALF BRIDGE | 250V V(BR)DSS | 19A I(D) |
| CPY155A | TRANSISTOR | MOSFET POWER MODULE | HALF BRIDGE | 250V V(BR)DSS | 11A I(D) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CPU-486MEDIA233-EXT | 制造商:All American Misc. 功能描述: |
| CPU-775-3.4R | 制造商:Itox, Inc. 功能描述:INTEL CPU 651 - Bulk |
| CPU-775-3.5R | 制造商:Itox, Inc. 功能描述:INTEL CPU 651 - Bulk |
| CPU80960CX | 制造商:Intel 功能描述: |
| CPU80960CXK | 制造商:Intel 功能描述:DEVELOPMENT TOOLS EVALUATION KIT WITH A CPU MODULE |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。