- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366889 > CPU32RM CPU32 Reference Manual PDF資料下載
參數(shù)資料
| 型號： | CPU32RM |
| 英文描述： | CPU32 Reference Manual |
| 中文描述： | CPU32參考手冊 |
| 文件頁數(shù)： | 253/330頁 |
| 文件大?。?/td> | 1751K |
| 代理商： | CPU32RM |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁當前第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁
CPU32
REFERENCE MANUAL
EXCEPTION PROCESSING
MOTOROLA
6-5
As a general rule, when simultaneous exceptions occur, the handler routines for lower
priority exceptions are executed before the handler routines for higher priority excep-
tions. For example, consider the arrival of an interrupt during execution of a TRAP in-
struction, while tracing is enabled. Trap exception processing (2) is done first, followed
immediately by exception processing for the trace (4.1), and then by exception pro-
cessing for the interrupt (4.3). Each exception places a new context on the stack.
When the processor resumes normal instruction execution, it is vectored to the inter-
rupt handler, which returns to the trace handler that returns to the trap handler.
There are special cases to which the general rule does not apply. The reset exception
will always be the first exception handled, since reset clears all other exceptions. It is
also possible for high priority exception processing to begin before low priority excep-
tion processing is complete. For example, if a bus error occurs during trace exception
processing, the bus error will be processed and handled before trace exception pro-
cessing is completed.
6.2 Processing of Specific Exceptions
The following paragraphs provide details concerning sources of specific exceptions,
how each arises, and how each is processed.
6.2.1 Reset
Assertion of RESET by external hardware, or assertion of the internal RESET signal
by an internal module, causes a reset exception. The reset exception has the highest
priority of any exception. Reset is used for system initialization and for recovery from
catastrophic failure. The reset exception aborts any processing in progress when it is
recognized, and that processing cannot be recovered. Reset performs the following
operations:
1. Clears T0 and T1 in the status register to disable tracing
2. Sets the S bit in the status register to establish supervisor privilege
3. Sets the interrupt priority mask to the highest priority level (%111)
4. Initializes the vector base register to zero ($00000000)
5. Generates a vector number to reference the reset exception vector
6. Loads the first long word of the vector into the interrupt stack pointer
7. Loads the second long word of the vector into the program counter
8. Fetches and initiates decode of the first instruction to be executed
Figure 6-2
is a flowchart of the reset exception.
After initial instruction prefetches, normal program execution begins at the address in
the program counter. The reset exception does not save the value of either the pro-
gram counter or the status register.
If a bus error or address error occurs during reset exception processing sequence, a
double bus fault occurs. The processor halts, and the HALT signal is asserted to indi-
cate the halted condition.
Execution of the RESET instruction does not cause a reset exception nor does it affect
any internal CPU register, but it does cause the CPU32 to assert the RESET signal,
resetting all internal and external peripherals.
F
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
.
相關PDF資料 |
PDF描述 |
|---|---|
| CPV362M4F | 600V Fast 1-8 kHz 3-Phase Bridge IGBT in a IMS-2 package |
| CPX303D | TRANSISTOR | MOSFET POWER MODULE | 3-PH BRIDGE | 60V V(BR)DSS | 19.1A I(D) |
| CPX313D | TRANSISTOR | MOSFET POWER MODULE | 3-PH BRIDGE | 100V V(BR)DSS | 8.5A I(D) |
| CPY135A | TRANSISTOR | MOSFET POWER MODULE | HALF BRIDGE | 250V V(BR)DSS | 19A I(D) |
| CPY155A | TRANSISTOR | MOSFET POWER MODULE | HALF BRIDGE | 250V V(BR)DSS | 11A I(D) |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| CPU-486MEDIA233-EXT | 制造商:All American Misc. 功能描述: |
| CPU-775-3.4R | 制造商:Itox, Inc. 功能描述:INTEL CPU 651 - Bulk |
| CPU-775-3.5R | 制造商:Itox, Inc. 功能描述:INTEL CPU 651 - Bulk |
| CPU80960CX | 制造商:Intel 功能描述: |
| CPU80960CXK | 制造商:Intel 功能描述:DEVELOPMENT TOOLS EVALUATION KIT WITH A CPU MODULE |
發(fā)布緊急采購，3分鐘左右您將得到回復。