- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369517 > BT848A Single-Chip Video Capture for PCI PDF資料下載
參數(shù)資料
| 型號： | BT848A |
| 英文描述： | Single-Chip Video Capture for PCI |
| 中文描述： | 單芯片的PCI視頻捕捉 |
| 文件頁數(shù)： | 76/141頁 |
| 文件大?。?/td> | 1149K |
| 代理商： | BT848A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁當(dāng)前第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁
Bt848/848A/849A
Single-Chip Video Capture for PCI
Brooktree
66
E
LECTRICAL
I
NTERFACES
PCI Bus Interface
L848A_A
PCI Bus Interface
The PCI local bus is an architectural, timing, electrical, and physical interface that
allows the Bt848 to interface to the local bus of a host CPU. Bt848 is fully com-
pliant with PCI Rev. 2.1 specifications.
The supported bus cycles for the PCI initiator and target are as follows:
Memory Read
Memory Write
The supported bus cycles for the PCI target only are as follows:
Configuration Read
Configuration Write
Memory Read Multiple
Memory Read Line
Memory Write and Invalidate
Memory Write and Invalidate is treated in the same manner as Memory Write.
Memory Read Multiple and Memory Read Line are treated in the same manner as
Memory Read.
The unsupported PCI bus features are as follows:
64-bit Bus Extension
I/O Transactions
Special, Interrupt Acknowledge, Dual Address Cycles
Locked Transactions
Caching Protocol
Initiator Fast Back-to-back Transactions to Different Targets
As a PCI master, Bt848 supports agent parking, AD[31:0], CBE[3:0], and PAR
driven if GNT is asserted and follows an idle cycle (regardless of the state of BUS
MASTER).
All bus commands accepted by the Bt848 as a target require a minimum of 3
clock cycles. This allows for a full internal clock cycle address decode time (me-
dium devsel timing) and a registered state machine interface. Write burst transac-
tions can continue with zero wait state performance on the fourth clock cycle and
onward (unless writing to video decoder/scaler registers). All read burst transac-
tions contain 1 wait-state per data phase. A block diagram of the PCI interface is
shown in Figure 28.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| BT849A | Single-Chip Video Capture for PCI |
| BT8510EPJC | PCM Transceiver |
| BT857KPJ | Color Encoder Circuit |
| BT8958EHJ50 | xDSL Interface |
| BT8953AEPFC | xDSL Interface |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| BT848AKPF | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Single-Chip Video Capture for PCI |
| BT848KPF | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Single-Chip Video Capture for PCI |
| BT849A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Single-Chip Video Capture for PCI |
| BT849AKPF | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Single-Chip Video Capture for PCI |
| BT850-SA | 功能描述:BTV4.2 DUAL MODE USB HCI MODULE 制造商:laird - wireless & thermal systems 系列:* 零件狀態(tài):在售 標(biāo)準(zhǔn)包裝:1 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。