- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366552 > AM8530 (Advanced Micro Devices, Inc.) Serial Communications Controller PDF資料下載
參數(shù)資料
| 型號： | AM8530 |
| 廠商： | Advanced Micro Devices, Inc. |
| 英文描述： | Serial Communications Controller |
| 中文描述： | 串行通信控制器 |
| 文件頁數(shù)： | 147/194頁 |
| 文件大小： | 797K |
| 代理商： | AM8530 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁當(dāng)前第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁
Register Description
AMD
6–37
6.3.7
RR8 is the Receive Data register.
Read Register 8
6.3.8
RR10 contains some miscellaneous status bits. Unused bits are always ‘0’. Bit positions
for RR10 are shown in Figure 6–24.
Read Register 10
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
0
Loop Sending
0
Two Clocks Missing
0
On Loop
0
One Clock Missing
Figure 6–24. Read Register 10
Bit 7: One Clock Missing
While operating in the FM mode, the DPLL sets this bit to ‘1’ when it does not see a clock
edge on the incoming lines in the window where it expects one. This bit is latched until
reset by a Reset Missing Clock or Enter Search Mode command in WR14. In the NRZI
mode of operation and while the DPLL is disabled, this bit is always ‘0’.
Bit 6: Two Clocks Missing
While operating in the FM mode, the DPLL sets this bit to ‘1’ when it does not see a clock
edge in two successive tries. At the same time the DPLL enters the Search mode. This bit
is latched until reset by a Reset Missing Clock or Enter Search Mode command in WR14.
In the NRZI mode of operation and while the DPLL is disabled, this bit is always ‘0’.
Bit 4: Loop Sending
This bit is set to ‘1’ in SDLC Loop mode while the transmitter is in control of the Loop, that
is, while the SCC is actively transmitting on the loop. This bit is reset at all other times.
This bit can be polled in SDLC mode to determine when the closing flag has been sent.
Bit 1: On Loop
This bit is set to ‘1’ while the SCC is actually on-loop in SDLC Loop mode. This bit is set
to ‘1’ in the X21 mode (Loop mode selected while in monosync) when the transmitter
goes active. This bit is ‘0’ at all other times. This bit can also be polled in SDLC mode to
determine when the closing flag has been sent.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AM8530H | Serial Communications Controller |
| AM85C30-10PC | Enhanced Serial Communications Controller |
| Am85C30 | Serial Communications Controller |
| AM85C30 | Enhanced Serial Communications Controller |
| AM85C30-8PC | Enhanced Serial Communications Controller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AM8530ADC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| AM8530ADCB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| AM8530AJC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| AM8530APC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
| AM8530DC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Communications Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。