
iv
5.4
5.5
5.6
5.7
5.8
5.9
5.10
5.11
5.12
5.13
5.14
5.15
DMA Controller
6.1
DMA Controller Registers
6.1.1
6.1.2
6.1.3
6.1.4
6.1.5
6.1.6
6.2
Bulk Data I/O Using the EDB
UARTs
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1
UART Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1.1
RDR[2–1]: Receiver Data Registers
7.1.2
TDR[2–1]: Transmitter Data Registers
7.1.3
LCR[2–1]: Line Control Registers
7.1.4
FCRL[2–1]: UART Flow Control Register
7.1.5
Transmitter Flow Control
7.1.6
MCR[2–1]: Modem-Control Register
7.1.7
LSR[2–1]: Line-Status Register
7.1.8
MSR[2–1]: Modem-Status Register
7.1.9
DLL[2-1]: Divisor Register Low-Byte
7.1.10
DLH[2-1]: Divisor Register High-Byte
7.1.11
Baud Rate Calculation
7.1.12
XON[2-1]: Xon Register
7.1.13
XOFF[2-1]: Xoff Register
7.1.14
MASK[2-1]: UART Interrupt-Mask Register
7.2
UARTs Data Transfer
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.2.1
Receiver Data Flow
7.2.2
Hardware Flow Control
7.2.3
Auto-RTS (Receiver Control)
7.2.4
Auto-CTS (Transmitter Control)
7.2.5
Xon/Xoff Receiver Flow Control
7.2.6
Xon/Xoff Transmit Flow Control
OEPBCNT_0: Output Endpoint-0 Byte Count Register
USBMSK: USB Interrupt Mask Register
USBCTL: USB Control Register
HUBCNF1: HUB-Configuration-1 Register
HUBCNF2: HUB-Configuration-2 Register
HUBPOTG: HUB Power-On to Power-Good Descriptor Register
HUBPIDL: HUB-PID Register (Low-Byte)
HUBPIDH: HUB-PID Register (High-Byte)
HUBVIDL: HUB-VID Register (Low-Byte)
HUBVIDH: HUB-VID Register (High-Byte)
Function Reset and Power-Up Reset Interconnect
Pullup Resistor Connect/Disconnect
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
DMACDR[2–1]: DMA Channel Definition Register
DMACSR[2–1]: DMA Control and Status Register
DMACDR[4–3]: DMA Channel Definition Register
DMACSR[4–3]: DMA Control and Status Register
DMACDR5: DMA-5 Channel Definition Register
DMACSR5: DMA-5 Control and Status Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5–2
5–3
5–4
5–5
5–6
5–6
5–6
5–6
5–7
5–7
5–7
5–8
6–1
6–1
6–2
6–3
6–4
6–5
6–6
6–7
6–7
7–1
7–1
7–1
7–1
7–2
7–3
7–4
7–5
7–6
7–7
7–7
7–8
7–8
7–9
7–9
7–9
7–9
7–10
7–10
7–10
7–11
7–11
7–11
. . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . .
. . .
. . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . .
6
. . . . . . .
. . . . . . .
. . . . . .
. . . . . .
. . . . . . . .
. . . . . . . .
7
. . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . .