- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385894 > SYM53C825AE (LSI Corporation) PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) PDF資料下載
參數(shù)資料
| 型號： | SYM53C825AE |
| 廠商： | LSI Corporation |
| 英文描述： | PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) |
| 中文描述： | 的PCI -的SCSI I / O處理器（個PCI -的SCSI的I / O接口處理器） |
| 文件頁數(shù)： | 97/225頁 |
| 文件大?。?/td> | 1237K |
| 代理商： | SYM53C825AE |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁當前第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁
SCSI Operating Registers
SYM53C825A/825AE Data Manual
5-23
Bit 6
SRST (Software Reset)
Setting this bit resets the SYM53C825A. All
operating registers are cleared to their respec-
tive default values and all SCSI signals are
deasserted. Setting this bit does not cause the
SCSI RST / signal to be asserted. T his reset will
not clear the 53C700 Compatibility bit or any
of the PCI configuration registers. T his bit is
not self-clearing; it must be cleared to clear the
reset condition (a hardware reset will also clear
this bit).
Bit 5
SIGP (Signal Process)
SIGP is a R/W bit that can be written at any
time, and polled and reset via CT EST 2. T he
SIGP bit can be used in various ways to pass a
flag to or from a running SCRIPT S instruc-
tion.
T he only SCRIPT S instruction directly
affected by the SIGP bit is Wait For Selection/
Reselection. Setting this bit causes that
instruction to jump to the alternate address
immediately. T he instructions at the alternate
jump address should check the status of SIGP
to determine the cause of the jump. T he SIGP
bit may be used at any time and is not
restricted to the wait for selection/ reselection
condition.
Bit 4
SE M (Semaphore)
T his bit can be set by the SCRIPT S processor
using a SCRIPT S register write instruction.
T he bit may also be set by an external proces-
sor while the SYM53C825A is executing a
SCRIPT S operation. T his bit enables the
SYM53C825A to notify an external processor
of a predefined condition while SCRIPT S are
running. T he external processor may also
notify the SYM53C825A of a predefined con-
dition and the SCRIPT S processor may take
action while SCRIPT S are executing.
Bit 3
CON (Connected)
T his bit is automatically set any time the
SYM53C825A is connected to the SCSI bus
as an initiator or as a target. It will be set after
successfully completing selection or when the
SYM53C825A has responded to a bus-initi-
ated selection or reselection. It will also be set
after the SYM53C825A wins arbitration when
operating in low level mode. When this bit is
clear, the SYM53C825A is not connected to
the SCSI bus.
Bit 2
INT F (Interrupt on the Fly)
T his bit is asserted by an INT FLY instruction
during SCRIPT S execution. SCRIPT S pro-
grams will not halt when the interrupt occurs.
T his bit can be used to notify a service routine,
running on the main processor while the
SCRIPT S processor is still executing a
SCRIPT S program. If this bit is set, when the
ISTAT register is read it will not automatically
be cleared. To clear this bit, it must be written
to a one. T he reset operation is self-clearing.
Note: If the INT F bit is set but SIP or DIP is not
set, do not attempt to read the other chip
status registers. An interrupt-on-the-fly
interrupt must be cleared before servicing
any other interrupts indicated by SIP or
DIP.
Note: T his bit must be written to one in order to
clear it after it has been set.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SYM53C860 | Single-Chip High-Performance PCI-Ultra SCSI (Fast-20) I/O Processor(單片、高性能PCI-超級SCSI (Fast-20) I/O 處理器) |
| SYM53C875 | PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O處理器) |
| SYM53C875E | PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O 處理器) |
| SYM53C876E | PCI-Dual Channel SCSI Multi-function Controller(PCI-雙通道SCSI多功能控制器) |
| SYM53C876 | PCI-Dual Channel SCSI Multi-Function Controller(PCI 雙通道SCSI多功能控制器) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SYM53C876E(PBGA) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C876E(PQFP) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C885 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| SYM53C896 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER |
| SYM-63LH+ | 制造商:MINI 制造商全稱:Mini-Circuits 功能描述:Frequency Mixer |
發(fā)布緊急采購，3分鐘左右您將得到回復。