- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383724 > ORT4622 Field-Programmable System Chip (FPSC) Four-Channel x 622 Mbits/s Backplane Transceiver PDF資料下載
參數(shù)資料
| 型號(hào)： | ORT4622 |
| 英文描述： | Field-Programmable System Chip (FPSC) Four-Channel x 622 Mbits/s Backplane Transceiver |
| 中文描述： | 現(xiàn)場(chǎng)可編程系統(tǒng)芯片（促進(jìn)文化基金）四通道x 622 Mbits /秒背板收發(fā)器 |
| 文件頁(yè)數(shù)： | 54/90頁(yè) |
| 文件大?。?/td> | 1915K |
| 代理商： | ORT4622 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)當(dāng)前第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)
ORCAORT4622 FPSC
Four-Channel x 622 Mbits/s Backplane Transceiver
Preliminary Data Sheet
March 2000
54
L Lucent Technologies Inc.
Timing Characteristics
(continued)
5-8611 (F)
Note: The CPU interface can be bit stream selected either from device I/O or FPGA interface. The timing diagram applies to both interfaces, but
not to the FPGA MPI block.
Figure 20. CPU Write Transaction
Table 36. Timing Requirements (CPU Write Transaction)
Symbol
T
PULSE
T
ADDR_MAX
Parameter
Min
5
—
Max
—
18
Unit
ns
ns
Minimum Pulse Width for CS_N
Maximum Time from Negative Edge
of CS_N to ADDR Valid
Maximum Time from Negative Edge
of CS_N to Data Valid
Maximum Time from Negative Edge
of CS_N to Negative Edge of RD_WR_N
Maximum Time from Negative Edge of CS_N to
Contents of Internal Register Latching DB[7:0]
Minimum Time Between a Write Cycle (falling
edge of CS_N) and Any Other Transaction
(read or write at falling edge of CS_N)
Maximum Time from Register FF to Pad
Minimum Hold Time that RD_WR_N,
ADDR and DB Must be Held Valid from
the Negative Edge of CS_N
T
DAT_MAX
—
25
ns
T
RD_WR_MAX
—
26
ns
T
WRITE_MAX
—
60
ns
T
ACCESS_MIN
60
—
ns
T
INT_MAX
T
RW_WR_N,
ADDR, DB_HOLD
—
57
20
—
ns
ns
DATA VALID
T
ACCESS_MIN
T
PULSE
OLD VALUE
NEW VALUE
T
WRITE_MAX
T
INT_MAX
T
ADDR_MAX
T
DAT_MAX RD_WR_MAX
CPU_CS_N
(CS_N)
CPU_RD_WR_N
(RD_WR_N)
CPU_ADDR[6:0]
(ADDR[6:0])
CPU_DATA[7:0]
(DB[7:0])
INTERNAL REGISTER
(SYS_CLK
DOMAIN)
CPU_INT_N
(INT_N)
T
RD_WR_N, ADDR_MAX, DB_HOLD
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ort551 | Reed Switch(舌簧開(kāi)關(guān)) |
| ord2210v | Reed Switch(舌簧開(kāi)關(guān)) |
| ord2210 | Reed Switch(舌簧開(kāi)關(guān)) |
| ord211 | Reed Switch(舌簧開(kāi)關(guān)) |
| ord2211 | Reed Switch(舌簧開(kāi)關(guān)) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ORT4622BC432-DB | 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 10368 LUT 204 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| ORT551 | 制造商:Hasco Components International Corp 功能描述: |
| ORT551(1315) | 制造商:OKI Semiconductor 功能描述: |
| ORT551/10-15 AT | 功能描述:磁性/簧片開(kāi)關(guān) 1 Form C 14mm AT 1015 OKI RoHS:否 制造商:MEDER electronic (Standex) 開(kāi)關(guān)類型:Reed 觸點(diǎn)形式:1 Form A (SPST-NO) 觸點(diǎn)額定值:10 VA 操作范圍:10 At to 50 At 工作間隙: 磁鐵類型: 顏色: 端接類型:Axial 封裝:Bulk |
| ORT551-1/10-15 AT | 功能描述:磁性/簧片開(kāi)關(guān) 1 Form C 14mm AT1015 Formed Ld OKI RoHS:否 制造商:MEDER electronic (Standex) 開(kāi)關(guān)類型:Reed 觸點(diǎn)形式:1 Form A (SPST-NO) 觸點(diǎn)額定值:10 VA 操作范圍:10 At to 50 At 工作間隙: 磁鐵類型: 顏色: 端接類型:Axial 封裝:Bulk |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。