- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384345 > GS4910BCNE3 (Gennum Corporation) HD/SD/Graphics Clock and Timing Generator with GENLOCK PDF資料下載
參數(shù)資料
| 型號(hào)： | GS4910BCNE3 |
| 廠商： | Gennum Corporation |
| 英文描述： | HD/SD/Graphics Clock and Timing Generator with GENLOCK |
| 中文描述： | 高清/標(biāo)清/圖形時(shí)鐘和定時(shí)發(fā)生器鎖相 |
| 文件頁(yè)數(shù)： | 108/113頁(yè) |
| 文件大小： | 1017K |
| 代理商： | GS4910BCNE3 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)當(dāng)前第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)
GS4911B/GS4910B Data Sheet
36655 - 2
April 2006
108 of 113
4.2 GS4910B Typical Application Circuit
NOTE: For a solution with the lowest output jitter, the GS1531 or GS1532
serializers are recommended for use with the GS4911B/GS4910B.
Controlled impedance
100-ohms differential
NOTE: The GS4910A inputs are 5V tolerant for
3V3 I/O operation only (IO_VDD=3V3)
The 10FID input must be
VID_PLL_GND
XTAL_VDD
X1
X2
XTAL_GND
CORE_GND
ANALOG_VDD
NC
ANALOG_GND
ANALOG_GND
ANALOG_GND
10FID
HSYNC
4
5
6
7
8
9
VID_PLL_VDD
3
P
5
P
5
10
11
12
13
14
15
16
V
1
I
1
F
1
N
2
V
2
V
2
V
2
V
2
V
2
V
2
N
2
N
2
N
3
I
3
C
2
A
3
ANALOG_GND
33
ANALOG_GND
34
TIMING_OUT1
35
TIMING_OUT2
36
IO_VDD
38
37
TIMING_OUT4
39
TIMING_OUT3
TIMING_OUT5
40
LVDS/PCLK3_VDD
CORE_VDD
45
44
PCLK3
46
LVDS/PCLK3_GND
48
47
PCLK3
P
4
P
5
P
5
I
5
TIMING_OUT6
41
TIMING_OUT7
42
TIMING_OUT8
43
P
5
LOCK_LOST
REF_LOST
1
2
G
6
J
5
S
5
S
5
S
5
C
6
R
6
I
6
N
6
GND_PAD
65
10n
10n
10n
10n
22R
22R
22R
22R
22R
22R
22R
10n
0R
10n
24pF
22R
10n
GS4910B
10n
38pF
10n
22R
10n
1M
10n
22R
10n
10n
1V8_PCLK
VDD_IO
1V8_CORE
GND_XTAL
1V8_CORE
VDD_IO
VDD_IO
1V8_VPLL
1V8_VPLL
GND_VPLL
1V8_PCLK
VDD_IO
GND_VPLL
GND_A
VDD_XTAL
GND_XTAL
1V8_A
GND_A
GND_A
HSYNC
VSYNC
FSYNC
10FID
TIMING1
TIMING2
TIMING3
TIMING4
TIMING5
TIMING6
TIMING7
TIMING8
CSb
RESETb
SDIN
SDOUT
SCLK
PCLK2
PCLK3
PCLK3b
PCLK1
GENLOCKb
JTAG/HOSTb
VID_STD0
VID_STD1
VID_STD2
VID_STD3
VID_STD4
VID_STD5
LOCK_LOST
REF_LOST
27MHz
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GS4911B | HD/SD/Graphics Clock and Timing Generator with GENLOCK |
| GS4911BCNE3 | HD/SD/Graphics Clock and Timing Generator with GENLOCK |
| GS4915 | CONN,S/R,8 POS,254C-08-1, CLOSED END STRAIN RELIEF COVER |
| GS6332 | 3 Pin, Low-Power, P Reset Circuits |
| GS6332UR15D1 | 3 Pin, Low-Power, P Reset Circuits |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| GS4911ACNE3 | 制造商:Rochester Electronics LLC 功能描述: 制造商:Gennum Corporation 功能描述: |
| GS4911B | 制造商:GENNUM 制造商全稱:GENNUM 功能描述:HD/SD/Graphics Clock and Timing Generator with GENLOCK |
| GS4911B_09 | 制造商:GENNUM 制造商全稱:GENNUM 功能描述:HD/SD/Graphics Clock and Timing Generator with GENLOCK |
| GS4911BCNE3 | 功能描述:IC RE-TIMER RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 專用 系列:- 標(biāo)準(zhǔn)包裝:1,500 系列:- 類型:時(shí)鐘緩沖器/驅(qū)動(dòng)器 PLL:是 主要目的:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 電源電壓:3.3V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-SSOP（0.209"，5.30mm 寬） 供應(yīng)商設(shè)備封裝:28-SSOP 包裝:帶卷 (TR) 其它名稱:93786AFT |
| GS4915 | 制造商:GENNUM 制造商全稱:GENNUM 功能描述:ClockCleaner |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。