- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384329 > GL9701 (Genesys Logic, Inc.) PCI ExpressTM to PCI Bridge PDF資料下載
參數(shù)資料
| 型號： | GL9701 |
| 廠商： | Genesys Logic, Inc. |
| 英文描述： | PCI ExpressTM to PCI Bridge |
| 中文描述： | 的PCI ExpressTM到PCI橋 |
| 文件頁數(shù)： | 18/75頁 |
| 文件大?。?/td> | 1077K |
| 代理商： | GL9701 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁當前第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁
GL9701 PCI Express
TM
to PCI Bridge
2000-2006 Genesys Logic Inc. - All rights reserved.
Page 18
INTD_N
PME_N
I
Power management event from secondary interface
WAKE_N
OD
Used to implement wakeup mechanism.
3.4.3 EEPROM Signals
Name
Type
Description
PROMCS
O
Enable EEPROM interface
PROMDO
O
Serial data output for EEPROM
PROMDI
I
Serial data input from EEPROM
PROMSK
O
Serial clock output for EEPROM
3.4.4 Miscellaneous Signals
Name
Type
Description
GPIO[6:0]
TS
The output signals are determined by OPMODE[1:0],
PCICLKx_MASK(x=0~5) in design option.
For GPIO[2:0]:
Available only in normal mode. (OPMODE[1:0]=2
’
b00)
If PCICLKx_MASK (x=0~2) are not masked (=1
’
b0), then
these three bits are used as PCI clock outputs. It
’
s recommended
that GPIO[0] be routed to PCICLKI input.
If PCICLKx_MASK (x=0~2) are masked (=1
’
b1) then these
three bits are used as output of GPIO signal from design option.
For GPIO[5:3]:
If in normal function mode (OPMODE[1:0]=2
’
b00), then these
three bits are used as PCI clock outputs when
PCICLKx_MASK(x=5~3) are not masked (=1
’
b0). These three
bits are used as GPIO output from design option if
PCICLKx_MASK(x=5~3) are masked (=1
’
b1).
If in test mode (OPMODE[1:0]=2
’
b01), then these three bits are
used as internal signal output.
For GPIO[6]:
If in normal function mode (OPMODE[1:0]=2
’
b00), the bit is
used as GPIO pins. Users can specify the output value and
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GL9701-MXG | PCI ExpressTM to PCI Bridge |
| GL9711 | PCI ExpressTM PIPE x1 PHY |
| GL9711-TGGXX | PCI ExpressTM PIPE x1 PHY |
| GL9714 | PCI ExpressTM PIPE x4 PHY |
| GL9714-TGGXX | PCI ExpressTM PIPE x4 PHY |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| GL9701-MXG | 制造商:GENESYS 制造商全稱:GENESYS 功能描述:PCI ExpressTM to PCI Bridge |
| GL9711 | 制造商:GENESYS 制造商全稱:GENESYS 功能描述:PCI ExpressTM PIPE x1 PHY |
| GL9711-TGGXX | 制造商:GENESYS 制造商全稱:GENESYS 功能描述:PCI ExpressTM PIPE x1 PHY |
| GL9714 | 制造商:GENESYS 制造商全稱:GENESYS 功能描述:PCI ExpressTM PIPE x4 PHY |
| GL9714-TGGXX | 制造商:GENESYS 制造商全稱:GENESYS 功能描述:PCI ExpressTM PIPE x4 PHY |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。