- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376976 > DS3160 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 PDF資料下載
參數(shù)資料
| 型號： | DS3160 |
| 元件分類： | 通信及網(wǎng)絡(luò) |
| 英文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 中文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 文件頁數(shù)： | 67/107頁 |
| 文件大小： | 592K |
| 代理商： | DS3160 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁當(dāng)前第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁
DS3160
67 of 107
Register Name:
Register Description:
Register Address:
BERTBC0
BERT 32-Bit Bit Counter (lower word)
2Ah
Bit #
Name
Default
7
6
5
4
3
2
1
0
BBC7
0
BBC6
0
BBC5
0
BBC4
0
BBC3
0
BBC2
0
BBC1
0
BBC0
0
Bit #
Name
Default
15
14
13
12
11
10
9
8
BBC15
0
BBC14
0
BBC13
0
BBC12
0
BBC11
0
BBC10
0
BBC9
0
BBC8
0
Register Name:
Register Description:
Register Address:
BERTBC1
BERT 32-Bit Bit Counter (upper word)
2Ch
Bit #
Name
Default
7
6
5
4
3
2
1
0
BBC23
0
BBC22
0
BBC21
0
BBC20
0
BBC19
0
BBC18
0
BBC17
0
BBC16
0
Bit #
Name
Default
15
14
13
12
11
10
9
8
BBC31
0
BBC30
0
BBC29
0
BBC28
0
BBC27
0
BBC26
0
BBC25
0
BBC24
0
Note:
Bits that are underlined are read-only; all other bits are read-write.
Bits 0 to 31/BERT 32-Bit Bit Counter (BBC0 to BBC31).
This 32-bit counter increments for each data
bit (i.e., clock received). This counter is not disabled when the receive BERT loses synchronization. It can
be cleared by toggling the LC control bit in BERTC0. It saturates and does not rollover. Upon saturation,
the BBCO status bit in the BERTEC0 register is set. This error counter starts counting when the BERT
goes into receive synchronization (RLOS = 0 or SYNC = 1) and does not stop counting when the BERT
loses synchronization. It is recommended that the host toggle the LC bit in the BERTC0 register once the
BERT has synchronized and then toggle the LC bit again when the error-checking period is complete. If
the device loses synchronization during this period, then the counting results are suspect.
The transition of the LC bit from low to high starts an update cycle. This update cycle has a latency of
three clock periods from the setting of the LC bit from (0) to (1). Therefore, each read by the host requires
a 475ns period (158.43ns x 3 clocks) to retrieve data from the BERT bit count registers.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DS3171 | Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers |
| DS3171N | Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers |
| DS3172 | Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers |
| DS3172N | Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers |
| DS3173 | Single/Dual/Triple/Quad DS3/E3 Single-Chip Transceivers |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DS3161 | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC Sgl ATM/Packet PHYs for DS3/E3/STS-1 RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS31612 | 制造商:Maxim Integrated Products 功能描述:12 PORT ATM/PHY 676-TEPBGA - Trays |
| DS31612N | 制造商:Maxim Integrated Products 功能描述:12 PORT ATM/PHY 676-TEPBGA IND - Trays |
| DS3161N | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC Sgl ATM/Packet PHYs for DS3/E3/STS-1 RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS3162 | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC Dual ATM/Packet PHYs for DS3/E3/STS-1 RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。