參數(shù)資料
型號: XRT7245
廠商: Exar Corporation
英文描述: DS3 ATM User Network Interface(DS3異步傳輸模式用戶網(wǎng)絡(luò)接口)
中文描述: DS3自動柜員機用戶網(wǎng)絡(luò)接口(DS3異步傳輸模式用戶網(wǎng)絡(luò)接口)
文件頁數(shù): 96/324頁
文件大?。?/td> 4103K
代理商: XRT7245
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁當(dāng)前第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁
XRT7245
DS3 UNI FOR ATM
á
PRELIMINARY
REV. 1.03
96
Bit 2—0—LSS(2:0)
This “Read/Write” bit-fields allows the user to trans-
mit their own “proprietary” data link messages, via
the 3 unused bits within the G1 bytes, of each out-
bound PLCP frame.
3.3.2.76
Rx CP Configuration Register
Bit 7—RxLCD (Loss of Cell Delineation)
This “Read Only” bit-field indicates whether or not the
Receive Cell Processor is experiencing a “Loss of Cell
Delineation”.
If this bit-field is “0”, then the Receive Cell Processor is
NOT experiencing a “Loss of Cell Delineation” and is
properly delineating the ATM cell data that it receives
from the Receive DS3 Framer.
If this bit-field is “1”, then the Receive Cell Processor is
experiencing a “Loss of Cell Delineation” and is NOT
properly delineating the ATM cell data that it receives
from the Receive DS3 Framer.
Note:
The content of this bit-field is irrelevant when the
UNI is operating in the PLCP Mode.
For more information on Cell Delineation by the
Receive Cell Processor, please see Section 7.3.2.1.2.
Bit 6—RDPChk (Receive “Data Path Integrity
Check”)Pattern
The “Read/Write” bit-field allows the user to select
which of two possible “Data Path Integrity Check” pat-
terns that the Receive Cell Processor will insert into the
fifth octet of each cell that is written into the RxFIFO.
The “Data Path Integrity Check” pattern options are:
An alternating pattern of 55h/AAh.
A constant pattern of 55h.
Writing a “0” to this bit-field selects the alternating
pattern. Writing a “1” to this bit-field selects the con-
stant pattern.
Note:
This bit-field is ignored if Bit 5 (of this register) is set
to “0”.
Bit 5—RDPChk (Receive “Data Path Integrity
Check”) Pattern Enable
This “Read/Write” bit-field allows the user to enable or
disable the insertion of the “Data Path Integrity Check”
pattern into the 5th octet of each cell that is written in-
to the RxFIFO.
Writing a “0” into this bit-field disables the insertion of
the “Data Path Integrity Check” pattern into the 5th
octet of the cell (e.g., the cell, with its HEC byte, will
be written into the RxFIFO).
Conversely, writing a “1” into this bit-field enables this
feature (e.g., the HEC byte of each cell will be over-
written by the “Data Path Integrity Check” pattern).
The “Data Path Integrity Check” pattern that is written
into the cell depends upon the setting of Bit 6 (RD-
PChk) within this register.
For more information on this topic, please see
Section 7.3.2.6.
Bit 4—IC (Idle Cell) Discard
This “Read/Write” bit-field allows the user to configure
the Receive Cell Processor to either discard or retain
Idle Cells. If the user configures the Receive Cell
Processor to discard Idle Cells, then the Idle Cells
will be discarded and NOT written to the Rx FIFO. If
the user configures the Receive Cell Processor to re-
tain Idle Cells, then all Idle Cells will be retained and
can be (depending upon the User Cell Filter settings)
written to the Rx FIFO.
Writing a “0” to this bit-field configures the Receive
Cell Processor to retain Idle Cells. Writing a “1” to
this bit-field configures the Receive Cell Processor to
discard Idle Cells.
For more information on the handling of Idle Cells by
the Receive Cell Processor, please see Section
7.3.2.3.1.
Bit 3—OAM Check Bit
This “Read/Write” bit-field allows the user to configure
the Receive Cell Processor to “check” the next OAM
cell that it receives. Specifically, this means that the
Address = 4Ch, Rx CP Configuration Register
B
IT
7
B
IT
6
B
IT
5
B
IT
4
B
IT
3
B
IT
2
B
IT
1
B
IT
0
RxLCD
RDPChk Pat
RDPChk Pat
Enable
IC Discard
OAM Check
Bit
De-Scramble
Enable
Rx Coset
Enable
HEC Error
Ignore
RO
R/W
R/W
R/W
R/W
R/W
R/W
R/W
1
0
0
1
1
1
1
0
相關(guān)PDF資料
PDF描述
XRT7288IP CEPT1 Line Interface
XRT7288 CEPT1 Line Interface(CEPT1線接口)
XRT7288IW CEPT1 Line Interface
XRT7295AE E3 (34.368Mbps) Integrated line Receiver
XRT7295AE_03 E3 (34.368Mbps) Integrated line Receiver
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XRT7250 制造商:EXAR 制造商全稱:EXAR 功能描述:DS3/E3 FRAMER IC
XRT7250ES-PCI 功能描述:界面開發(fā)工具 Evaluation Board for XRT7250 Series RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V
XRT7250IQ100 制造商:EXAR 制造商全稱:EXAR 功能描述:DS3/E3 FRAMER IC
XRT7288 制造商:EXAR 制造商全稱:EXAR 功能描述:CEPT1 Line Interface
XR-T7288 制造商:EXAR 制造商全稱:EXAR 功能描述:CEPT1 Line Interface