- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376460 > XRT7245 (Exar Corporation) DS3 ATM User Network Interface(DS3異步傳輸模式用戶網(wǎng)絡(luò)接口) PDF資料下載
參數(shù)資料
| 型號(hào)： | XRT7245 |
| 廠商： | Exar Corporation |
| 英文描述： | DS3 ATM User Network Interface(DS3異步傳輸模式用戶網(wǎng)絡(luò)接口) |
| 中文描述： | DS3自動(dòng)柜員機(jī)用戶網(wǎng)絡(luò)接口（DS3異步傳輸模式用戶網(wǎng)絡(luò)接口） |
| 文件頁數(shù)： | 320/324頁 |
| 文件大?。?/td> | 4103K |
| 代理商： | XRT7245 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁當(dāng)前第320頁第321頁第322頁第323頁第324頁
XRT7245
DS3 UNI FOR ATM
á
PRELIMINARY
REV. 1.03
XX
207
Figure 56. Illustration of AMI Line Code ........................................................................................208
Figure 57. Illustration of two examples of B3ZS Encoding .............................................................209
Figure 58. Waveform/Timing Relationship between TxLineClk, TxPOS and TxNEG—TxPOS and
TxNEG are configured to be updated on the falling edge of TxLineClk. ........................................211
Figure 59. Waveform/Timing Relationship between TxLineClk, TxPOS and TxNEG—TxPOS and
TxNEG are configured to be updated on the falling edge of TxLineClk. ........................................211
Figure 60. Block Diagram of the Receiver DS3 Framer, with associated pins. ...............................215
Figure 61. Functional Block Diagram of Receiver Framer ..............................................................216
Figure 62. Behavior of the RxPOS, RxNEG and RxLineClk signals during data reception of
Unipolar Data ...................................................................................................................................217
Figure 63. Illustration on how the Receive DS3 Framer interfaces to the Line Interface Unit, while the
UNI is operating in Bipolar Mode. ...................................................................................................218
Figure 64. Illustration of AMI Line Code ........................................................................................219
Figure 65. Illustration of two examples of B3ZS Decoding ............................................................219
Figure 66. Waveform/Timing Relationship between RxLineClk, RxPOS and RxNEG—When RxPOS
and RxNEG are to be sampled on the rising edge of RxLineClk .....................................................221
Figure 67. Waveform/Timing Relationship between RxLineClk, RxPOS and RxNEG—When RxPOS
and RxNEG are to be sampled on the falling edge of RxLineClk ...................................................221
Figure 68. The State Machine Diagram for the Receive DS3 Framer’s “Frame Acquisition/
Maintenance” Algorithm ..................................................................................................................222
Figure 69. Flow Diagram depicting how the Receive FEAC Processor Functions. ........................231
Figure 70. Flow Chart depicting the Functionality of the LAPD Receiver .....................................234
Figure 71. Illustration of the RxOH Serial Output Port Signals ......................................................235
Figure 72. Illustration of the Simple Block Diagram of the Receive PLCP Processor ....................239
Figure 73. Functional Block Diagram of the Receive PLCP Processor Block ................................240
Figure 74. State Machine Diagram of the Receive PLCP Processor Framing Algorithm ...............241
Figure 75. Timing Relationship between the Receive PLCP POH Byte Serial Output Port pins—Rx-
POH, RxPOHFrame and RxPOHClk. ..............................................................................................247
Figure 76. Simple Illustration of the Receive Cell Processor, with associated Pins ........................249
Figure 77. Functional Block Diagram of the Receive Cell Processor ..............................................250
Figure 78. Cell Delineation Algorithm Employed by the Receive Cell Processor, when the UNI is op-
erating in the “Direct-Mapped” ATM Mode. ...................................................................................251
Figure 79. Illustration of Overall Cell Filtering/Processing proceduring the occurs within the Receive
Cell Processor ...................................................................................................................................253
Figure 80. State Machine Diagram of the HEC Byte Error Correction/Detection Algorithm .........254
Figure 81. An Approach to Processing Segment OAM cells, via the Receive Cell Processor. .......265
Figure 82. Approach to Processing “End-to-End” OAM Cells ........................................................265
Figure 83. Illustration of the Behavior of the RxGFC Serial Output Port signals ...........................268
Figure 84. Simple Block Diagram of Receive UTOPIA Block of UNI. ..........................................269
Figure 85. Functional Block Diagram of the Receive UTOPIA Interface Block ............................271
Figure 86. Timing Diagram of RxClav/RxEmptyB and various other signals during reads from the Re-
ceive UTOPIA, while operating in the Octet-Level Handshaking Mode. .......................................275
Figure 87. Timing Diagram of various Receive UTOPIA Interface block signals, when the Receive
UTOPIA Interface block is operating in the “Cell Level” Handshake Mode ..................................276
Figure 88. Simple Illustration of Single-PHY Operation .................................................................279
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XRT7288IP | CEPT1 Line Interface |
| XRT7288 | CEPT1 Line Interface(CEPT1線接口) |
| XRT7288IW | CEPT1 Line Interface |
| XRT7295AE | E3 (34.368Mbps) Integrated line Receiver |
| XRT7295AE_03 | E3 (34.368Mbps) Integrated line Receiver |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XRT7250 | 制造商:EXAR 制造商全稱:EXAR 功能描述:DS3/E3 FRAMER IC |
| XRT7250ES-PCI | 功能描述:界面開發(fā)工具 Evaluation Board for XRT7250 Series RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評(píng)估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V |
| XRT7250IQ100 | 制造商:EXAR 制造商全稱:EXAR 功能描述:DS3/E3 FRAMER IC |
| XRT7288 | 制造商:EXAR 制造商全稱:EXAR 功能描述:CEPT1 Line Interface |
| XR-T7288 | 制造商:EXAR 制造商全稱:EXAR 功能描述:CEPT1 Line Interface |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。