- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄202173 > V59C1G01808QBLF-19A (PROMOS TECHNOLOGIES INC) DDR DRAM, PBGA68 PDF資料下載
參數(shù)資料
| 型號(hào)： | V59C1G01808QBLF-19A |
| 廠商： | PROMOS TECHNOLOGIES INC |
| 元件分類： | DRAM |
| 英文描述： | DDR DRAM, PBGA68 |
| 封裝： | ROHS COMPLIANT, FBGA-68 |
| 文件頁(yè)數(shù)： | 53/80頁(yè) |
| 文件大?。?/td> | 971K |
| 代理商： | V59C1G01808QBLF-19A |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)當(dāng)前第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)
57
ProMOS TECHNOLOGIES
V59C1G01(408/808)QB
V59C1G01(408/808)QB Rev. 1.1 December 2008
Measurement Definition for VM: Measure voltage (VM) at test pin (midpoint) with no load.
NOTE 1
Input waveform timing is referenced to the input signal crossing through the VIH/IL(AC) level
applied to the device under test.
NOTE 2
The input signal minimum slew rate is to be maintained over the range from VREF to VIH(ac) min
for rising edges and the range from VREF to VIL(ac) max for falling edges as shown in the below figure.
NOTE 3
AC timings are referenced with input waveforms switching from VIL(ac) to VIH(ac) on the pos-
itive transitions and VIH(ac) to VIL(ac) on the negative transitions.
Input DC logic level
Symbol
Parameter
Min.
Max.
Units
Notes
VIH(dc)
dc input logic HIGH
VREF + 0.125
VDDQ + 0.3
V
VIL(dc)
dc input logic LOW
- 0.3
VREF - 0.125
V
Input AC logic level
AC input test conditions
Symbol
Condition
Value
Units
Notes
VREF
Input reference voltage
0.5 x VDDQ
V1
VSWING(MAX)
Input signal maximum peak to peak swing
1.0
V
1
SLEW
Input signal minimum slew rate
1.0
V/ns
2, 3
VM =
2 x Vm
VDDQ
x 100%
- 1
VDDQ
VIH(ac) min
VIH(dc) min
VREF
VIL(dc) max
VIL(ac) max
VSS
VSWING(MAX)
TR
TF
VREF - VIL(ac) max
TF
Falling Slew =
Rising Slew =
VIH(ac) min - VREF
TR
AC input test signal waveform
Symbol
Parameter
DDR2-533
DDR2-667,800,1066
Unit
Min
Max
Min
Max
VIH(ac)
ac input logic HIGH
VREF+0.250 VDDQ+Vpeak VREF+0.250 VDDQ+Vpeak
V
VIL(ac)
ac input logic LOW
VSSQ-Vpeak VREF-0.250 VSSQ-Vpeak
VREF-0.250
V
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| V5F110BB3 | SNAP ACTING/LIMIT SWITCH, SPDT, MOMENTARY, 0.5A, 125VDC, 2.4mm, PANEL MOUNT |
| V62/07602-02XE | 1-OUTPUT THREE TERM VOLTAGE REFERENCE, 2.5 V, PDSO6 |
| V62/07602-03XE | 1-OUTPUT THREE TERM VOLTAGE REFERENCE, 3 V, PDSO6 |
| V62C2162048LL-100T | 128K X 16 STANDARD SRAM, 100 ns, PDSO44 |
| V62C2162048L-45T | 128K X 16 STANDARD SRAM, 45 ns, PDSO44 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| V5A010CB | 制造商:Honeywell Sensing and Control 功能描述:MICROSWITCH V5 PIN PLUNGER |
| V5A010CB | 制造商:Honeywell Sensing and Control 功能描述:MICROSWITCH V5 PIN PLUNGER |
| V5A010CB4D | 制造商:Honeywell Sensing and Control 功能描述:MICROSWITCH V5 ROLLER LEVER |
| V5A010CB4D | 制造商:Honeywell Sensing and Control 功能描述:MICROSWITCH V5 ROLLER LEVER |
| V5A010CB4E | 制造商:Honeywell Sensing and Control 功能描述:MICROSWITCH V5 ROLLER LEVER |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。