參數(shù)資料
型號(hào)： MC68306PV16
廠商： FREESCALE SEMICONDUCTOR INC
元件分類： 微控制器/微處理器
英文描述： 32-BIT, 16.67 MHz, MICROPROCESSOR, PQFP144
封裝： PLASTIC, TQFP-144
文件頁(yè)數(shù)： 86/191頁(yè)
文件大?。?/td> 1311K
代理商： MC68306PV16
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)當(dāng)前第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)
8- 12
MC68306 USER'S MANUAL
MOTOROLA
8.10 BUS OPERATION—DRAM ACCESSES AC TIMING
SPECIFICATIONS (The electrical specifications in this document are preliminary. See Figures 8-8–8-11)
16.67 MHz
0-Wait
1-Wait
Num.
Characteristic
Min
Max
Min
Max
Unit
71
CLKOUT High to RAS≈ Asserted (0 Wait State Operation)
0
30
–
ns
71A
AS Asserted to RAS≈ Asserted (0 Wait State Operation)
0
10
–
ns
72
CLKOUT Low to RAS≈ Asserted (1 Wait State Operation)
–
0
25
ns
73
CLKOUT Low to Row
Address Valid
030
ns
74
Row Address Valid to RAS≈ Asserted
15
–
30
–
ns
75
RAS≈ Asserted to Row Address Invalid
20
–
40
–
ns
76
CLKOUT High to Row Address Invalid (0 Wait State Operation)
0–––
ns
77
CLKOUT Low to Row Address Invalid (1 Wait State Operation)
––0–
ns
78
RAS≈ Width Asserted (Non-Page Mode)
120
180
150
210
ns
79
RAS≈ Width Asserted (Page Mode)
480
540
510
570
ns
80
RAS≈ Width Negated (Back to Back Cycles)
60
–
90
–
ns
81
RAS≈ Asserted to CAS≈ Asserted
45
–
60
–
ns
82
CLKOUT High to Column Address
Valid (0 Wait State Operation)
0
30
–
ns
83
CLKOUT Low to Column Address
Valid (1 Wait State Operation)
–
0
30
ns
84
CLKOUT Low to CAS≈ Asserted (0 Wait State Operation)
0
20
–
ns
85
CLKOUT High to CAS≈ Asserted (1 Wait State Operation)
–
0
20
ns
86
Column Address Valid to CAS≈ Asserted
20
–
20
–
ns
87
CAS≈ Asserted to Column Address Invalid
75
–
100
–
ns
88
CAS≈ Width Asserted
60
90
120
ns
89
CLKOUT Low to RAS≈ /CAS≈ Negated
0
30
0
30
ns
89A
AS Negated to RAS≈ /CAS≈ Negated
0
10
0
10
ns
90
CAS≈ Width Negated (Back to Back Cycles)
150
–
180
–
ns
91
CAS≈ Width Negated (Page Mode2)
240
300
240
300
ns
92
UDS/LDS Asserted to CAS≈ Asserted1 (Page Mode 2)
0
10
0
10
ns
93
DRAMW Low to CAS≈ Asserted (Write)
30
–
60
–
ns
94
Data Out Valid to CAS≈ Asserted (Write)
15
–
45
–
ns
95
CLKOUT Low to CAS≈ Asserted (Refresh Cycle)
0
20
0
20
ns
96
CLKOUT High to CAS≈ Negated (Refresh Cycle)
0
20
0
20
ns
97
CAS≈ Width Asserted (Refresh Cycle)
80
120
140
180
ns
98
CAS≈ Asserted to RAS≈ Asserted (Refresh Cycle)
20
60
20
60
ns
99
CLKOUT High to RAS≈ Asserted (Refresh Cycle)
0
30
0
30
ns
100
CLKOUT Low to RAS≈ Negated (Refresh Cycle)
0
25
0
25
ns
101
RAS≈ Width Asserted (Refresh Cycle)
80
120
140
180
ns
102
DRAMW High to RAS≈ Asserted (Refresh Cycle)
20
60
20
60
ns
103
DRAMW High Hold After RAS≈ Asserted (Refresh Cycle)
20
–
20
–
ns
NOTES:
1. On write portion of TAS, CAS assertion is gated by UDS/LDS (not CLKOUT as in all other operation).
2. Page mode is used on Read-Modify-Write (TAS instruction) cycles only.
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相關(guān)PDF資料
PDF描述
MC68450LC-8 4 CHANNEL(S), 8 MHz, DMA CONTROLLER, CDIP64
MC68681L 2 CHANNEL(S), 1M bps, SERIAL COMM CONTROLLER, CDIP40
MC68681P 2 CHANNEL(S), 1M bps, SERIAL COMM CONTROLLER, PDIP40
MC68838FCC 1 CHANNEL(S), 125M bps, FDDI CONTROLLER, CQFP120
MC68EC020FG 32-BIT, 25 MHz, MICROCONTROLLER, PQFP100
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MC68306PV20B 制造商:Rochester Electronics LLC 功能描述:INTEGRATED EC000 MPU - Bulk
MC68307 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor
MC68307AD 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor
MC68307UM 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor
MC68307V 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*