- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98011 > MC68306PV16 (FREESCALE SEMICONDUCTOR INC) 32-BIT, 16.67 MHz, MICROPROCESSOR, PQFP144 PDF資料下載
參數(shù)資料
| 型號(hào)： | MC68306PV16 |
| 廠商： | FREESCALE SEMICONDUCTOR INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 32-BIT, 16.67 MHz, MICROPROCESSOR, PQFP144 |
| 封裝： | PLASTIC, TQFP-144 |
| 文件頁數(shù)： | 80/191頁 |
| 文件大?。?/td> | 1311K |
| 代理商： | MC68306PV16 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁當(dāng)前第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁
8- 6
MC68306 USER'S MANUAL
MOTOROLA
8.7 AC ELECTRICAL SPECIFICATIONS—READ AND WRITE
CYCLES (Continued)
16.67 MHz
Num
Characteristic
Min
Max
Unit
20A6
AS Asserted to R/W Low (Write)
—
10
ns
212
Address Valid to R/W Low (Write)
0
—
ns
21A2
FC Valid to R/W Low (Write)
30
—
ns
222
R/ W Low to LDS, UDS Asserted (Write)
30
—
ns
23
CLKOUT Low to Data-Out Valid (Write)
—
30
ns
252
AS, LDS, UDS Negated to Data-Out Invalid (Write)
15
—
ns
262
Data-Out Valid to LDS, UDS Asserted (Write)
15
—
ns
275
Data-In Valid to CLKOUT Low (Setup Time on Read)
5
—
ns
282
AS, LDS, UDS Negated to DTACK Negated (Asynchronous
Hold)
0
110
ns
29
AS, LDS, UDS Negated to Data-In Invalid (Hold Time on Read)
0
—
ns
29A
AS, LDS, UDS Negated to Data-In High Impedance
—
90
ns
30
AS, LDS, UDS Negated to BERR Negated
0
—
ns
312,5
DTACK Asserted to Data-In Valid (Setup Time)
—
50
ns
32
HALT and RESET Input Transition Time
—
150
ns
475
Asynchronous Input Setup Time
5
—
ns
483
BERR Asserted to DTACK Asserted
10
—
ns
53
Data-Out Hold from CLKOUT High
0
—
ns
55
R/ W Asserted to Data Bus Impedance Change
0
—
ns
564
HALT/RESET Pulse Width
10
—
Clks
NOTES:
1.
For a loading capacitance of less than or equal to 50 pF, subtract 5 ns from the value given in the
maximum columns.
2.
Actual value depends on clock period.
3.
If #47 is satisfied for both DTACK and BERR, #48 may be ignored. In the absence of DTACK, BERR
is an asynchronous input using the asynchronous input setup time (#47).
4.
For power-up, the MC68306 must be held in the reset state for 100 ms to allow stabilization of on-chip
circuitry. After the system is powered up, #56 refers to the minimum pulse width required to reset the
controller.
5.
If the asynchronous input setup time (#47) requirement is satisfied for DTACK, the DTACK asserted to data
setup time (#31) requirement can be ignored. The data must only satisfy the data-in to clock low setup time
(#27) for the following clock cycle.
6.
When AS and R/W are equally loaded (
±20%), subtract 5 ns from the values given in these columns.
7.
The processor will negate BG and begin driving the bus again if external arbitration logic negates BR before
asserting BGACK.
8.
The minimum value must be met to guarantee proper operation. If the maximum value is exceeded, BG may be
reasserted.
9.
AS is always asserted, regardless of whether it is mapped to internal or external resources. If the designer
wishes to decode more chip selects than are provided, use one of CS0–7 as the enable for the external decode.
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68450LC-8 | 4 CHANNEL(S), 8 MHz, DMA CONTROLLER, CDIP64 |
| MC68681L | 2 CHANNEL(S), 1M bps, SERIAL COMM CONTROLLER, CDIP40 |
| MC68681P | 2 CHANNEL(S), 1M bps, SERIAL COMM CONTROLLER, PDIP40 |
| MC68838FCC | 1 CHANNEL(S), 125M bps, FDDI CONTROLLER, CQFP120 |
| MC68EC020FG | 32-BIT, 25 MHz, MICROCONTROLLER, PQFP100 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68306PV20B | 制造商:Rochester Electronics LLC 功能描述:INTEGRATED EC000 MPU - Bulk |
| MC68307 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor |
| MC68307AD | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor |
| MC68307UM | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor |
| MC68307V | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。