- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370643 > HMS30C2000 [Application Specific Solution Product] PDF資料下載
參數(shù)資料
| 型號： | HMS30C2000 |
| 英文描述： | [Application Specific Solution Product] |
| 中文描述： | [專用解決方案產(chǎn)品] |
| 文件頁數(shù)： | 69/161頁 |
| 文件大?。?/td> | 973K |
| 代理商： | HMS30C2000 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁當(dāng)前第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁
HMS30C7110
2003 MagnaChip Semiconductor Ltd. All Rights Reserved
Version 1.5
69
Below Table show the PHY interface I/O signals
Port
Width
Direction Description
MTXCLK
1
I
Transmit Nibble or Symbol Clock. The PHY provides the
MTXCLK signal. It operates at the frequency of 25MHz
(100Mbps) or 2.5MHz (10Mbps). The clock is used as a timing
reference for the transfer of MTXD[3:0], MTXEN, and
MTXERR.
MTXD[3:0]
4
O
Transmit Data Nibble. Signals are the transmit data nibble. They
are synchronized to the rising edge of MTXCLK. When
MTXEN is asserted, PHY accepts the MTXD. If 7-wire
interface is selected, MTXD[0] will carry data bits, all others
will be tri-stated.
MTXEN
1
O
Transmit Enable. When asserted, signal indicates to the PHY
that the data MTXD[3:0] is valid and the transmission can start.
Then transmission starts with the first nibble of the preamble.
Signal remains asserted until all nibbles to be transmitted are
presented to the PHY. It is deasserted prior to the first MTXCLK
following the final nibble of a frame.
MTXERR
1
O
Transmit Coding Error. When asserted for on e MTXCLK clock
period while MTXEN is also asserted, it causes the PHY to
transmit one or more symbols that are not part of the valid data
or delimiter set somewhere in the frame being transmitted to
indicate that there has been a transmit coding error.
MRXCLK
1
I
Receive Nibble or Symbol Clock. The PHY provides the
MTXCLK signal. It operates at the frequency of 25MHz
(100Mbps) or 2.5MHz (10Mbps). The clock is used as a timing
reference for the reception of MRXD[3:0], MRXDV and
MRXERR.
MRXDV
1
I
Receive Data Valid. The PHY asserts this signal to indicate to
the RX MAC that it is presenting the valid nibbles on the
MRXD[3:0] signals. Signal is asserted synchronously to the
MRXCLK. MRXDV is asserted from the first recovered nibble
of the frame to the final recovered nibble. It is then deasserted
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HMS30C7210 | ARM Based 32-Bit Microprocessor |
| HMS30C7080 | Mobile Phone Camera Back-End Processor |
| HMS30C7202 | 32-bit ARM7TDMI RISC static CMOS CPU core |
| HMS30C7202N | Highly-intergrated MPU |
| HMS81C2012A | CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HMS30C7080 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Mobile Phone Camera Back-End Processor |
| HMS30C7110 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multipurpose Network Processor |
| HMS30C7202 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:32-bit ARM7TDMI RISC static CMOS CPU core |
| HMS30C7202N | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Highly-intergrated MPU |
| HMS30C7210 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM Based 32-Bit Microprocessor |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。