- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370643 > HMS30C2000 [Application Specific Solution Product] PDF資料下載
參數(shù)資料
| 型號(hào)： | HMS30C2000 |
| 英文描述： | [Application Specific Solution Product] |
| 中文描述： | [專用解決方案產(chǎn)品] |
| 文件頁數(shù)： | 148/161頁 |
| 文件大小： | 973K |
| 代理商： | HMS30C2000 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁當(dāng)前第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁
HMS30C7110
2003 MagnaChip Semiconductor Ltd. All Rights Reserved
Version 1.5
148
0
RO
0x1
IO access enable
This 1 bit field is fixed to logic 1 because the bridge always supports
the I/O area accessing.
2.13.1.16.
Status for CardBus
This register will be cleared when it is read.
Table 2.121 Status Bit Definition
Address :
1948_0004
Bits
Access Default Description
31:16
0x0
Reserved
15
RO
0x0
Detected parity error
This 1 bit field is set when nCPERR pin is asserted.
14
RO
0x0
Received system error
This 1 bit field is set when nCSERR pin is asserted.
13
RO
0x0
Received master abort
This 1 bit field is set when the bridge get the master abort signaling
from the PC card.
12
RO
0x0
Received target abort
This 1 bit field is set when the bridge get the target abort signaling
from the PC card.
11
RO
0x0
Signaled target abort
This 1 bit field is set when the bridge make a target abort signaling.
10
RO
0x1
DEVSEL timing
This 1 bit field is fixed to 0x1 and that means the bridge operates as
a medium slave.
9
RO
0x0
Data parity detected
This bit will be set when Bridge detected parity error condition in
data phase
8
RO
0x0
Fast back to back capable
The CardBus bridge doesn’t support fast back to back transactions.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HMS30C7210 | ARM Based 32-Bit Microprocessor |
| HMS30C7080 | Mobile Phone Camera Back-End Processor |
| HMS30C7202 | 32-bit ARM7TDMI RISC static CMOS CPU core |
| HMS30C7202N | Highly-intergrated MPU |
| HMS81C2012A | CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HMS30C7080 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Mobile Phone Camera Back-End Processor |
| HMS30C7110 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multipurpose Network Processor |
| HMS30C7202 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:32-bit ARM7TDMI RISC static CMOS CPU core |
| HMS30C7202N | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Highly-intergrated MPU |
| HMS30C7210 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM Based 32-Bit Microprocessor |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。