- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370643 > HMS30C2000 [Application Specific Solution Product] PDF資料下載
參數(shù)資料
| 型號： | HMS30C2000 |
| 英文描述： | [Application Specific Solution Product] |
| 中文描述： | [專用解決方案產(chǎn)品] |
| 文件頁數(shù)： | 105/161頁 |
| 文件大?。?/td> | 973K |
| 代理商： | HMS30C2000 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁當(dāng)前第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁
HMS30C7110
2003 MagnaChip Semiconductor Ltd. All Rights Reserved
Version 1.5
105
received character did not have a valid Stop bit. The FE bit is set to
logic 1 when the serial channel detects logic 0 during the first Stop
bit time. The FE indicator is reset whenever the CPU reads the
contents of the Line Status Register. This error is associated with the
particular character in the FIFO it applies to. This error is revealed to
the CPU when its associated character is at the top of the FIFO.
2
RO
0x0
Parity Error (PE)
This bit is the Parity Error (PE) indicator. Bit 2 indicates that the
received data character does not have the correct even or odd parity.
This error is associated with the particular character in the FIFO it
applies to. This error is revealed to the CPU when its associated
character is at the top of the FIFO.
1
RO
0x0
Overrun Error (OE)
This bit is the Overrun Error indicator. Bit 1 indicates that the next
character received was transferred into the Receiver Buffer Register
before the CPU could read the previously received character. It is
reset whenever the CPU reads the contents of the Line Status
Register.
0
RO
0x0
Data Ready (DR)
This bit is the receive Data Ready indicator. Bit 0 is set to logic 1
whenever a complete incoming character has been received and
transferred into the Receiver FIFO. Bit 0 is reset to logic 0 by
reading all of the data in the Receive FIFO.
2.7.2.9.
This register provides the current stat of the control lines from the MODEM. Details on each bit
MODEM Status Register (MSR)
follow:
Table 2.65 MSR Bit Definition
Address :
1800_0018
Bits
Access Default Description
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HMS30C7210 | ARM Based 32-Bit Microprocessor |
| HMS30C7080 | Mobile Phone Camera Back-End Processor |
| HMS30C7202 | 32-bit ARM7TDMI RISC static CMOS CPU core |
| HMS30C7202N | Highly-intergrated MPU |
| HMS81C2012A | CMOS Single-Chip 8-Bit Microcontroller with A/D Converter & VFD Driver |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HMS30C7080 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Mobile Phone Camera Back-End Processor |
| HMS30C7110 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multipurpose Network Processor |
| HMS30C7202 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:32-bit ARM7TDMI RISC static CMOS CPU core |
| HMS30C7202N | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Highly-intergrated MPU |
| HMS30C7210 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM Based 32-Bit Microprocessor |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。