- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄36339 > 935266917557 (NXP SEMICONDUCTORS) SPECIALTY CONSUMER CIRCUIT, PBGA292 PDF資料下載
參數(shù)資料
| 型號(hào)： | 935266917557 |
| 廠商： | NXP SEMICONDUCTORS |
| 元件分類： | 消費(fèi)家電 |
| 英文描述： | SPECIALTY CONSUMER CIRCUIT, PBGA292 |
| 封裝： | PLASTIC, SOT-553-1, BGA-292 |
| 文件頁數(shù)： | 62/532頁 |
| 文件大?。?/td> | 1895K |
| 代理商： | 935266917557 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁當(dāng)前第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁第463頁第464頁第465頁第466頁第467頁第468頁第469頁第470頁第471頁第472頁第473頁第474頁第475頁第476頁第477頁第478頁第479頁第480頁第481頁第482頁第483頁第484頁第485頁第486頁第487頁第488頁第489頁第490頁第491頁第492頁第493頁第494頁第495頁第496頁第497頁第498頁第499頁第500頁第501頁第502頁第503頁第504頁第505頁第506頁第507頁第508頁第509頁第510頁第511頁第512頁第513頁第514頁第515頁第516頁第517頁第518頁第519頁第520頁第521頁第522頁第523頁第524頁第525頁第526頁第527頁第528頁第529頁第530頁第531頁第532頁
TM1300 Data Book
Philips Semiconductors
10-6
PRODUCT SPECIFICATION
To ensure compatibility with future devices, any unde-
fined MMIO bits should be ignored when read, and writ-
ten as ’0’s.
The SPDO_FREQ register determines the frequency of
operation of the DDS, and hence the sample rate of out-
going audio. Refer to Section 10.8, “Sample Rate Pro-
gramming.” and Section 10.9, “Transparent Mode.”
SPDO_BASE1 contains the memory address of DMA
buffer 1. SPDO_BASE2 contains the memory address of
DMA buffer 2. SPDO_SIZE determines the size, in bytes,
of both DMA buffers. Assignment to SPDO_BASE1,
SPDO_BASE2 and SPDO_SIZE have no effect on the
state of the SPDO_STATUS flags; the ACK_BUF1 and
ACK_BUF2 bits signal the assignment of valid data to
the DMA buffers. Any change to the BASE register
should only be done to an inactive buffer and should pre-
cede the ACK to that buffer.
SPDO_TSTAMP is a read-only register containing the
cycle count at which the last bit from the last emptied
buffer was transmitted across the output pin. Refer to
Section 10.13, “Timestamps.”
10.15 RESET
The SPDO block is reset by global TM1300 reset pin
TRI_RESET# or by writing a ‘1’ to the RESET bit in
SPDO_CTL. The SPDO block is not affected by
DSPCPU reset initiated though the PCI block BIU_CTL
register. Either reset method sets the SPDO block in the
following state:
SPDO_BASE1, SPDO_BASE2, SPDO_SIZE = 0
SPDO_STATUS: all dened elds set to ’0’, except
BUF1_ACTIVE = 1
SPDO_CTL all dened elds set to value 0
The SPDO block timestamp counter is reset by
TRI_RESET# or by DSPCPU reset initiated through
BIU_CTL, so as to ensure that it stays synchronous to
the CCCOUNT DSPCPU register.
10.16 POWER DOWN AND SLEEPLESS
The SPDO block enters powerdown state whenever
TM1300 is put in global powerdown mode, except if the
SLEEPLESS bit in SPDO_CTL is set. In the latter case,
the block continues DMA operation and will wake up the
DSPCPU whenever an interrupt is generated.
SPDO can be separately powered down by setting a bit
in the BLOCK_POWER_DOWN register. For a descrip-
tion of powerdown, see Chapter 21, “Power Manage-
ment.”
The SPDO block should not be active when applying glo-
bal powerdown (TRANS_ENABLE = 0), or if active,
SLEEPLESS should be asserted. SPDO should not be
active if powered down separately.
If the block enters power-down state while transmission
is enabled, its operation continues from the interrupted
clock cycle, but the output signal generated by the block
has undergone a pause that is unacceptable to external
equipment.
10.17 HBE AND HIGHWAY LATENCY
The SPDO unit uses one internal 64-byte buffer and two
32-bit holding registers. Under normal operation, the in-
ternal buffer is refilled from SDRAM fast enough to avoid
missing any data, while data is being sent from the two
32-bit registers. If the highway arbiter is set up with an in-
sufficient latency guarantee, the situation can arise in
which the 64-byte buffer is not refilled in time. In that case
the HBE error is raised, and some data has been irrevo-
cably lost. The HBE condition is sticky, and can only be
cleared by an explicit ACK_HBE.
The highway arbiter needs to be programmed such that
the SPDO unit’s latency requirement can always be met.
Refer to Chapter 20, “Arbiter” for details. The required la-
tency can be computed as indicated below.
Given an output data rate
fs in samples/sec, 2x 32 bits
are required each sample interval. The arbiter should be
set to have a latency so that the buffer is refilled before a
sample interval expires. See Table 10-6 for example
practical settings.
SLEEPLESS
r/w
If ‘1’, the SPDO block does not
power down when TM1300 goes
into global power-down mode. If ‘0’,
the block does power down.
LITTLE_ENDIAN
r/w
If asserted, the 32-bit data SPDIF
descriptor word or transparent
mode data word is assembled
using little endian byte ordering,
otherwise big-endian.
TRANS_MODE
r/w
000 - IEC-958 mode. Hardware
performs bi-phase mark encod-
ing, preamble generation, and
parity generation, and transmits
one IEC-958 subframe for each
data descriptor word.
010 transparent mode, LSB rst.
The 32-bit data descriptor words
are transmitted as is, LSB rst.
011 transparent mode, MSB
rst. The 32-bit data descriptor
words are transmitted as is,
MSB rst.
Any other code reserved for
future extensions.
The transmission mode should only
be changed while transmission is
disabled.
TRANS_ENABLE
r/w
Writing a ‘1’ to this bit enables
transmission per the selected
mode. Writing a ‘0’ here stops any
ongoing transmission after com-
pleting any actions related to the
current data descriptor word.
RESET
w/o
Writing a ‘1’ to this bit resets the
SPDO unit and should be used with
extreme caution. Ongoing trans-
mission will be interrupted, receiv-
ers may be left in a strange state.
Table 10-5. SPDO_CTL MMIO register
eld
type
description
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 935268386557 | SPECIALTY CONSUMER CIRCUIT, PBGA292 |
| 935267050025 | SPECIALTY CONSUMER CIRCUIT, UUC |
| 935267053005 | SPECIALTY CONSUMER CIRCUIT, UUC |
| 935267052005 | SPECIALTY CONSUMER CIRCUIT, UUC |
| 935267395518 | COLOR SIGNAL DECODER, PBGA156 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 935267356112 | 制造商:NXP Semiconductors 功能描述:IC TEA1507PN |
| 935268081112 | 制造商:NXP Semiconductors 功能描述:SUB ONLY IC |
| 935268721125 | 制造商:NXP Semiconductors 功能描述:Buffer/Line Driver 1-CH Non-Inverting 3-ST CMOS 5-Pin TSSOP T/R |
| 935269304128 | 制造商:ST-Ericsson 功能描述:IC AUDIO CODEC W/TCH SCRN 48LQFP |
| 935269544557 | 制造商:NXP Semiconductors 功能描述:SUB ONLY TDA9587-2US1-V1.3 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。