參數(shù)資料
型號(hào)： TDAT04622
英文描述： TDAT SONET/SDH 155/622/2488 Mbits/s Data Interfaces
中文描述： TDAT的SONET / SDH 155/622/2488 Mbits /秒數(shù)據(jù)接口
文件頁數(shù)： 66/310頁
文件大?。?/td> 4628K
代理商： TDAT04622
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁當(dāng)前第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁
38
Agere Systems Inc.
Data Sheet
May 2001
155/622/2488 Mbits/s Data Interface
TDAT042G5 SONET/SDH
Pin Information
(continued)
Table 5
.
Pin Descriptions
—
Enhanced UTOPIA Interface Signals
(continued)
* I
u
= I
d
= 50 k
, where I
u
= internal pull-up resistance and I
d
= internal pull-down resistance.
Pin
Symbol
Type
I/O
*
I
u
/O
Name/Description
AM8
AN20
AL34
W33
RxCLK[D]
RxCLK[C]
RxCLK[B]
RxCLK[A]
3.3 V
(5 V tolerant)
Receive Clock.
This clock is used to read cells or packets from
the receive FIFO. RxCLK[D:A] can operate at speeds from dc to
104 MHz. For clock rates above 52 MHz, the receive clock must
be placed in source mode.
RxCLK[D:A] sourcing from the respective TxCLK[D:A] may be
provisioned by CLOCK_MODE_Rx (see registers 0x020F,
0x0213, 0x0217, 0x021B on pages 114
—
115).
In U3 or U3+ (32-bit mode), only the RxCLK[A] input/output pin of
port A is used to clock the data output.
If MPHY mode is used, then all clocks RxCLK[D:A] must be pro-
vided.
Receive Size.
These pins are used only in U2+ and U3+ (packet)
modes. This signal defines the valid bytes received and their
packing within (1) RxDATA[D:A][15:0] for U2+ 16-bit mode, and (2)
RxDATA[A][15:0] and RxDATA[B][15:0] for the U3+ (32-bit mode).
The meaning of these bits may be inverted through UT register
0x0226 TxSIZE/RxSIZE mode, page 164.
AN8
AM20
AK31
W35
RxSZ[D]
RxSZ[C]
RxSZ[B]
RxSZ[A]
3.3 V
O
In U3+ (8-bit mode), RxSZ[D:A] are unused.
For U2+ 16-bit mode,
RxSZ[D:A] = 0 defines the MSByte of RxDATA[D:A][15:0], i.e.,
RxDATA[D:A][15:8], to be the last byte of the packet received
when using the default configuration.
RxSZ[D:A] = 1 defines the LSByte of RxDATA[D:A][15:0], i.e.,
RxDATA[D:A][7:0], to be the last byte of the packet received
when using the default configuration.
In U3+ (32-bit mode), the MSByte will be placed on RxDATA[A],
bits 15 to 8. In the 16-bit mode, the MSByte will be placed on
RxDATA[D:A], bits 15 to 8.
For U3+ (32-bit mode), RxSZ[A] and RxSZ[B] are combined to
define four states of the received data stream. RxSZ[C] and
RxSZ[D] are unused. The following states are assigned by
RxSZ[A] and RxSZ[B] when RxEOP[A] is asserted and the
default configuration is provisioned.
RxDATA[A]
RxDATA[A][15:8] RxDATA[A][7:0]
RxSZ[A] RxSZ[B]DATA[31:24] DATA[23:16]
0
0
Valid
0
1
Valid
1
0
Valid
1
1
Valid
RxDATA[B]
RxDATA[B][15:8] RxDATA[B][7:0]
DATA[15:8]
Not valid
Not valid
Valid
Valid
DATA[7:0]
Not valid
Not valid
Not valid
Valid
Not valid
Valid
Valid
Valid
The data bytes are packed into the upper transmitted bytes first.
相關(guān)PDF資料
PDF描述
TDAT042G51A-3BLL1 TDAT SONET/SDH 155/622/2488 Mbits/s Data Interfaces
TE13004D Silicon NPN High Voltage Switching Transistor
TE13005D Silicon NPN High Voltage Switching Transistor
TEA1065 Versatile telephone transmission circuit with dialler interface
TEA1065T Versatile telephone transmission circuit with dialler interface
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TDAT12622-BA23 制造商:AGERE 制造商全稱:AGERE 功能描述:MARS㈢2G5 P-Pro (TDAT162G52) SONET/SDH 155/622/2488 Mbits/s Data Interface
TDAT12622-BA23-DB 制造商:LSI Corporation 功能描述:SONET/SDH Interface 792-Pin BGA
TDAT161G2-BA23 制造商:AGERE 制造商全稱:AGERE 功能描述:MARS㈢2G5 P-Pro (TDAT162G52) SONET/SDH 155/622/2488 Mbits/s Data Interface
TDAT162G52 制造商:AGERE 制造商全稱:AGERE 功能描述:MARS㈢2G5 P-Pro (TDAT162G52) SONET/SDH 155/622/2488 Mbits/s Data Interface
TDAT162G52-3BA 制造商:AGERE 制造商全稱:AGERE 功能描述:MARS㈢2G5 P-Pro (TDAT162G52) SONET/SDH 155/622/2488 Mbits/s Data Interface
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*