- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄368631 > TDAT04622 TDAT SONET/SDH 155/622/2488 Mbits/s Data Interfaces PDF資料下載
參數(shù)資料
| 型號： | TDAT04622 |
| 英文描述： | TDAT SONET/SDH 155/622/2488 Mbits/s Data Interfaces |
| 中文描述： | TDAT的SONET / SDH 155/622/2488 Mbits /秒數(shù)據(jù)接口 |
| 文件頁數(shù)： | 34/310頁 |
| 文件大?。?/td> | 4628K |
| 代理商： | TDAT04622 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁當(dāng)前第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁
List of Figures
Contents
Page
6
Agere Systems Inc.
Data Sheet
May 2001
155/622/2488 Mbits/s Data Interface
TDAT042G5 SONET/SDH
Figure 1. Pin Diagram of 600-Pin LBGA (Bottom View) .........................................................................................11
Figure 2. Overview Block Diagram .........................................................................................................................45
Figure 3. Interface Block Diagram ..........................................................................................................................46
Figure 4. External Interface Summary Diagram .....................................................................................................49
Figure 5. Functional Block Diagram .......................................................................................................................50
Figure 6. Signal Degrade and Failure Parameters for BER ...................................................................................56
Figure 7. Pointer Interpreter State Diagram ...........................................................................................................62
Figure 8. STS-48 Signal Carrying One STS-48c Frame ........................................................................................65
Figure 9. STS-48 Signal Carrying Four STS-12c Frames ......................................................................................66
Figure 10. Quad STS-12 Configuration With Each STS-12 Signal Carrying One STS-3c Frame ..........................66
Figure 11. Quad STS-12 Configuration With Each STS-12 Signal Carrying One STS-12c Frame (Channel A), One
STS-9c Frame (Channel B), One STS-6c Frame (Channel C), and One STS-3c Frame (Channel D) .67
Figure 12. Quad STS-3 Configuration With Each STS-3 Signal Carrying One STS-2c Frame ..............................67
Figure 13. Block Diagram of Date Engine (DE) ......................................................................................................70
Figure 14. State Diagram for the X31 Scrambler Synchronization Process ...........................................................72
Figure 15. General Structure of SDL Packets ........................................................................................................72
Figure 16. Uncompressed and Compressed PPP Packets ....................................................................................75
Figure 17. Example of Tx/Rx Sequencer Configuration: STS-48c into Single OC-48 Signal .................................78
Figure 18. Example of Tx/Rx Sequencer Configuration: 4xSTS-12c into Four Independent OC-12 Signals .........79
Figure 19. SONET Multiplexing: 2-Stage Byte Interleaving Example .....................................................................80
Figure 20. Example of Tx/Rx Sequencer Configuration: 4xSTS-3c into Four Independent OC-3 Signals .............81
Figure 21. TDAT042G5 Over-Fiber Modes: SDL, ATM (X31) ................................................................................82
Figure 22. UT Block Diagram .................................................................................................................................84
Figure 23. Receive-Side Interface Handshaking in Point-to-Point, Single Cycle Mode .........................................91
Figure 24. Receive-Side Interface Handshaking in Point-to-Point, Two-Cycle Mode ............................................92
Figure 25. Transmit-Side Interface Handshaking in Point-to-Point, Single Cycle Mode ........................................95
Figure 26. Multi-PHY Configuration of All Four Channels ......................................................................................96
Figure 27. TxPA Two-Cycle Responses of a Multi-PHY for All Four Channels ......................................................98
Figure 28. RxPA Responses of a Multi-PHY for All Four Channels (PA Response Configured for One Cycle) ....99
Figure 29. GPIO Functionality ..............................................................................................................................102
Figure 30. Interrupt Functionality ..........................................................................................................................103
Figure 31. Miscellaneous Functionality ................................................................................................................104
Figure 32. Loopback Operation ............................................................................................................................106
Figure 33. Quad ATM UTOPIA 2 ..........................................................................................................................107
Figure 34. Single ATM UTOPIA 3 ........................................................................................................................108
Figure 35. Quad POS UTOPIA 2 ..........................................................................................................................109
Figure 36. Single POS UTOPIA 3 ........................................................................................................................110
Figure 37. 32-bit MPHY UTOPIA 3 .......................................................................................................................110
Figure 38. Microprocessor Interface Synchronous Write Cycle (MPMODE (Pin D8) = 1) ....................................256
Figure 39. Microprocessor Interface Synchronous Read Cycle (MPMODE (Pin D8) = 1) ...................................258
Figure 40. Microprocessor Interface Asynchronous Write Cycle Description (MPMODE (Pin D8) = 0) ...............260
Figure 41. Microprocessor Interface Asynchronous Read Cycle (MPMODE (Pin D8) = 0) ..................................262
Figure 42. Receive Line-Side Timing Waveform ..................................................................................................264
Figure 43. Transmit Line-Side Timing Waveform
—
STS-48/STM-16 Contraclocking ...........................................265
Figure 44. Transmit Line-Side Timing Waveform
—
Frame Synch ........................................................................265
Figure 45. Transmit Line-Side Timing Waveform
—
STS-48/STM-16 Forward Clocking ......................................265
Figure 46. Transmit UTOPIA Interface Timing .....................................................................................................268
Figure 47. Receive UTOPIA Interface Timing ......................................................................................................269
Figure 48. Transmit TOAC Interface Timing .........................................................................................................271
Figure 49. STS-12/STM-4 and STS-48/STM-16 Receive TOAC Interface Timing ...............................................272
Figure 50. STS-3/STM-1 Receive TOAC Interface Timing ...................................................................................272
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TDAT042G51A-3BLL1 | TDAT SONET/SDH 155/622/2488 Mbits/s Data Interfaces |
| TE13004D | Silicon NPN High Voltage Switching Transistor |
| TE13005D | Silicon NPN High Voltage Switching Transistor |
| TEA1065 | Versatile telephone transmission circuit with dialler interface |
| TEA1065T | Versatile telephone transmission circuit with dialler interface |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TDAT12622-BA23 | 制造商:AGERE 制造商全稱:AGERE 功能描述:MARS㈢2G5 P-Pro (TDAT162G52) SONET/SDH 155/622/2488 Mbits/s Data Interface |
| TDAT12622-BA23-DB | 制造商:LSI Corporation 功能描述:SONET/SDH Interface 792-Pin BGA |
| TDAT161G2-BA23 | 制造商:AGERE 制造商全稱:AGERE 功能描述:MARS㈢2G5 P-Pro (TDAT162G52) SONET/SDH 155/622/2488 Mbits/s Data Interface |
| TDAT162G52 | 制造商:AGERE 制造商全稱:AGERE 功能描述:MARS㈢2G5 P-Pro (TDAT162G52) SONET/SDH 155/622/2488 Mbits/s Data Interface |
| TDAT162G52-3BA | 制造商:AGERE 制造商全稱:AGERE 功能描述:MARS㈢2G5 P-Pro (TDAT162G52) SONET/SDH 155/622/2488 Mbits/s Data Interface |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。