- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385894 > SYM53C825A (LSI Corporation) PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) PDF資料下載
參數(shù)資料
| 型號： | SYM53C825A |
| 廠商： | LSI Corporation |
| 英文描述： | PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) |
| 中文描述： | 的PCI -的SCSI I / O處理器（個PCI -的SCSI的I / O接口處理器） |
| 文件頁數(shù)： | 23/225頁 |
| 文件大?。?/td> | 1237K |
| 代理商： | SYM53C825A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁當前第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁
Functional Description
External Memory Interface
SYM53C825A/825AE Data Manual
2-3
contents, use the No Flush option for all Store
operations that do not modify code within the
next 8 dwords.
3. On every write to the DSP.
4. On all Transfer Control instructions when the
transfer conditions are met. T his is necessary
because the next instruction to be executed is
not the sequential next instruction in the
prefetch unit.
5. When the Pre-Fetch Flush bit (DCNT L bit 6)
is set. T he unit flushes whenever this bit is set.
T he bit is self-clearing.
Op Code Fetch
Burst Capability
Setting the Burst Op Code Fetch Enable bit in the
DMODE register (38h) causes the SYM53C825A
to burst in the first two longwords of all instruction
fetches. If the instruction is a memory-to-memory
move, the third longword will be accessed in a sep-
arate ownership. If the instruction is an indirect
type, the additional longword will be accessed in a
subsequent bus ownership. If the instruction is a
table indirect Block Move, the SYM53C825A will
use two accesses to obtain the four longwords
required, in two bursts of two longwords each.
Note: T his feature is only useful if pre-fetching is
disabled.
External Memory Interface
T he SYM53C825A supports up to one megabyte
of external memory in binary increments from 16
K B, to allow the use of expansion ROM for add-in
PCI cards. T he device also supports flash ROM
updates through the add-in interface and the
GPIO4 pin (used to control V
PP
, the power supply
for programming external memory). T his interface
is designed for low-speed operations such as down-
loading instruction code from ROM; it is not
intended for dynamic activities such as executing
instructions.
System requirements include the SYM53C825A,
two or three external 8-bit address holding regis-
ters (HCT 273 or HCT 374), and the appropriate
memory device. T he 4.7 K
pull-down resistors
on the MAD bus require HC or HCT external
components to be used. If in-system flash ROM
updates are required, a 7406 (high voltage open
collector inverter), an MT D4P05, and several pas-
sive components are also needed. T he memory size
and speed is determined by pull-down resistors on
the 8-bit bidirectional memory bus at power up.
T he SYM53C825A senses this bus shortly after
the release of the Reset signal and configures the
ROM Base Address register and the memory cycle
state machines for the appropriate conditions.
T he external memory interface works with a vari-
ety of ROM sizes and speeds. An example set of
interface drawings is in Appendix C.
T he SYM53C825A supports a variety of sizes and
speeds of expansion ROM, using pull-down resis-
tors on the MAD(3-0) pins. T he encoding of pins
MAD(3-1) allows the user to define how much
external memory is available to the
SYM53C825A. Table 2-1 shows the memory
space associated with the possible values of
MAD(3-1). T he MAD(3-1) pins are fully defined
in Chapter 4, “Signal Descriptions.”
To use one of the configurations mentioned above
in a host adapter board design, put 4.7 K
pull-
down resistors on the MAD pins corresponding to
the available memory space. For example, to con-
Table 2-1: E xternal Memory Support
MAD(3-1)
Available Memory Space
000
001
010
011
100
101
110
111
16 K B
32 K B
64 K B
128 K B
256 K B
512 K B
1024 K B
no external memory present
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SYM53C825AE | PCI-SCSI I/O Processor(PCI-SCSI I/O接口處理器) |
| SYM53C860 | Single-Chip High-Performance PCI-Ultra SCSI (Fast-20) I/O Processor(單片、高性能PCI-超級SCSI (Fast-20) I/O 處理器) |
| SYM53C875 | PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O處理器) |
| SYM53C875E | PCI-Ultra SCSI I/O Processor(PCI-Ultra SCSI I/O 處理器) |
| SYM53C876E | PCI-Dual Channel SCSI Multi-function Controller(PCI-雙通道SCSI多功能控制器) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SYM53C876E(PBGA) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C876E(PQFP) | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SCSI Bus Interface/Controller |
| SYM53C885 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| SYM53C896 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER |
| SYM-63LH+ | 制造商:MINI 制造商全稱:Mini-Circuits 功能描述:Frequency Mixer |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。