- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98069 > S1C88409D 8-BIT, MROM, 8.8 MHz, MICROCONTROLLER, UUC108 PDF資料下載
參數(shù)資料
| 型號： | S1C88409D |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, MROM, 8.8 MHz, MICROCONTROLLER, UUC108 |
| 封裝： | DIE-108 |
| 文件頁數(shù)： | 210/250頁 |
| 文件大小： | 1877K |
| 代理商： | S1C88409D |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁當(dāng)前第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁
52
EPSON
S1C88409 TECHNICAL MANUAL
CHAPTER 5: PERIPHERAL CIRCUITS AND OPERATION (Watchdog Timer)
When watchdog timer is not used
The watchdog timer always operates unless the
oscillation circuit specified for the input clock
stops. If monitoring the system by the watchdog
timer is unnecessary, it is possible to disable the
watchdog timer interrupt (NMI) by writing "0" to
the watchdog timer enable register EWD.
At initial reset, the watchdog timer starts counting
by inputting the fOSC1/16 clock and is set to
generate NMI. When the watchdog timer is not
used, write "0" to the EWD register before the first
overflow is generated.
The EWD register is set to write disabling status
same as the WDCL register. Set it in write autho-
rized status using the WRWD register before
writing to the EWD register. In this case, only one
write is enabled for the EWD register.
5.3.3 Interrupt function
When the watchdog timer is not reset cyclically by
software, the watchdog timer outputs an interrupt
signal to the NMI (level 4) input of the core CPU.
This interrupt cannot be masked and the exception
processing has priority over other interrupts.
Refer to the "S1C88 Core CPU Manual" for details
of the NMI exception processing.
This exception processing vector address is set to
000004H.
When the EWD register is set to "0", this interrupt
is not generated.
5.3.4 I/O memory of watchdog timer
Table 5.3.4.1 shows the control bits for the watch-
dog timer.
Table 5.3.4.1 Watchdog timer control bits
Address
Function
R/W
Init
0
1
Comment
Name
Bit
00FF53
EWD, WDCL write enable
Watchdog timer NMI enable
Watchdog timer input clock selection
–
Watchdog timer reset
R/W
–
W
0
1
0
–
Write disable
NMI disable
fOSC1/16
–
Invalid
Write enable
NMI enable
fOSC3/16
–
Reset
1
"0" when being read
WRWD
EWD
WDCL
–
WDRST
D7
D6
D5
D4
D3
D2
D1
D0
1 Writing to EWD or WDCL is valid after "1" is written to WRWD. WRWD is automatically returns to "0" after writing to EWD or WDCL.
WRWD: EWD, WDCL write enable register
(00FF53HD7)
Enables writing to the EWD and WDCL register.
When "1" is written: Write is enabled
When "0" is written: Write is disabled
Reading: Valid
The EWD and WDCL registers are set to write
disabling status usually to prevent unnecessary
modification. When "1" is written to the WRWD
register, only one write is permitted. When data is
written to either the EWD or WDCL registers or
both, the WRWD register returns to "0", and the
EWD and WDCL registers go to write disabling
status.
Writing "0" to the WRWD register during a write
authorized state (WRWD="1") also returns to write
disabling status.
At initial reset, the WRWD register is set to "0"
(write is disabled).
EWD: NMI enable register
(00FF53HD6)
Controls non-maskable interrupt (NMI) generation
by watchdog timer.
When "1" is written: NMI is valid
When "0" is written: NMI is invalid
Reading: Valid
When "0" is written to the EWD register, the
watchdog timer interrupt signal is masked and
NMI is not generated to the CPU. When the EWD
register is set to "1", NMI is generated due to an
overflow of the counter.
Writing to the EWD register is effective only when
the WRWD register is set to "1".
The count operation is continued even when the
EWD register is set to "0" if the clock is input.
Therefore, when NMI is invalidated temporarily,
reset the watchdog timer before changing back the
EWD register to "1".
At initial reset, the EWD register is set to "1" (NMI
is valid).
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S1C88816D | 8-BIT, MROM, 8.2 MHz, MICROCONTROLLER, UUC164 |
| S1C88832F0A0100 | MICROCONTROLLER, PQFP128 |
| S1C88848D0A0100 | 8-BIT, MROM, 8.2 MHz, MICROCONTROLLER, UUC192 |
| S1C8F360F | 8-BIT, FLASH, 8.2 MHz, MICROCONTROLLER, PQFP176 |
| S1D13305F00B | 640 X 256 PIXELS CRT CHAR OR GRPH DSPL CTLR, PQFP60 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S1C88649 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88650 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88655 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88816 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C88848 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。