- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383644 > MT90500 (Mitel Networks Corporation) Multi-Channel ATM AAL1 SAR(多通道 ATM AAL1分段及重組設備（基于通訊總線的系統(tǒng)與ATM網(wǎng)絡的接口）) PDF資料下載
參數(shù)資料
| 型號： | MT90500 |
| 廠商： | Mitel Networks Corporation |
| 英文描述： | Multi-Channel ATM AAL1 SAR(多通道 ATM AAL1分段及重組設備（基于通訊總線的系統(tǒng)與ATM網(wǎng)絡的接口）) |
| 中文描述： | 多通道自動柜員機AAL1特區(qū)（多通道自動柜員機AAL1分段及重組設備（基于通訊總線的系統(tǒng)與空中交通管理網(wǎng)絡的接口）） |
| 文件頁數(shù)： | 9/159頁 |
| 文件大?。?/td> | 514K |
| 代理商： | MT90500 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁當前第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁
MT90500
9
Table 49 - TDM I/O Register........................................................................................................................... 100
Table 50 - TDM Bus Type Register................................................................................................................. 101
Table 51 - Local Bus Type Register................................................................................................................ 102
Table 52 - TDM Bus to Local Bus Transfer Register....................................................................................... 102
Table 53 - Local Bus to TDM Bus Transfer Register....................................................................................... 103
Table 54 - TX Circular Buffer Control Structure Base Register....................................................................... 103
Table 55 - External to Internal Memory Control Structure Base Register ....................................................... 103
Table 56 - TX Circular Buffer Base Address Register..................................................................................... 104
Table 57 - TDM Read Underrun Address Register......................................................................................... 104
Table 58 - TDM Read Underrun Count Register............................................................................................. 104
Table 59 - Clock Module General Control Register......................................................................................... 104
Table 60 - Clock Module General Status Register.......................................................................................... 105
Table 61 - Master Clock Generation Control Register .................................................................................... 106
Table 62 - Master Clock / CLKx2 Division Factor............................................................................................ 107
Table 63 - Timing Reference Processing Control Register............................................................................. 107
Table 64 - Event Count Register..................................................................................................................... 108
Table 65 - CLKx1 Count - Low Register.......................................................................................................... 108
Table 66 - CLKx1 Count - High Register......................................................................................................... 108
Table 67 - DIVX Register ................................................................................................................................ 109
Table 68 - DIVX Ratio Register....................................................................................................................... 109
Table 69 - SRTS Transmit Gapping Divider Register ..................................................................................... 109
Table 70 - SRTS Transmit Byte Counter Register.......................................................................................... 110
Table 71 - SRTS Receive Gapping Divider Register ...................................................................................... 110
Table 72 - SRTS Receive Byte Counter Register........................................................................................... 110
Table 73 - Output Enable Registers................................................................................................................ 111
Table 74 - Absolute Maximum Ratings ........................................................................................................... 112
Table 75 - Recommended Operating Conditions............................................................................................ 112
Table 76 - DC Characteristics......................................................................................................................... 112
Table 77 - Main TDM Bus Output Clock Parameters...................................................................................... 114
Table 78 - Main TDM Bus Data Output Parameters ....................................................................................... 116
Table 79 - Main TDM Bus Input Clock Parameters......................................................................................... 117
Table 80 - Main TDM Bus Input Data Parameters.......................................................................................... 117
Table 81 - Local TDM Bus Clock Parameters................................................................................................. 120
Table 82 - Local TDM Bus Data Output Parameters....................................................................................... 120
Table 83 - Local TDM Bus Data Input Parameters ......................................................................................... 122
Table 84 - Intel Microprocessor Interface Timing - Read Cycle Parameters................................................... 124
Table 85 - Intel Microprocessor Interface Timing - Write Cycle Parameters................................................... 125
Table 86 - Motorola Microprocessor Interface Timing - Read Cycle Parameters ........................................... 126
Table 87 - Motorola Microprocessor Interface Timing - Write Cycle Parameters............................................ 127
Table 88 - MCLK - Master Clock Input Parameters ........................................................................................ 128
Table 89 - External Memory Interface Timing - Clock Parameters ................................................................. 128
Table 90 - External Memory Interface Timing - Read Cycle Parameters........................................................ 128
Table 91 - External Memory Interface Timing - Write Cycle Parameters........................................................ 128
Table 92 - Primary UTOPIA Interface Parameters - Transmit......................................................................... 131
Table 93 - Primary UTOPIA Interface Parameters - Receive.......................................................................... 132
Table 94 - Secondary UTOPIA Parameters Timing........................................................................................ 133
Table 95 - SRTS Interface Parameters........................................................................................................... 134
Table 96 - Message Channel Parameters....................................................................................................... 134
Table 97 - Boundary-Scan Test Access Port Timing ...................................................................................... 136
Table 98 - MT90500 Connections to 18-bit Synchronous SRAM.................................................................... 138
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT90500 | Multi-Channel ATM AAL1 SAR |
| MT90500AL | Multi-Channel ATM AAL1 SAR |
| MT90502 | Multi-Channel AAL2 SAR(多通道 ATM AAL2分段及重組設備（基于通訊總線的系統(tǒng)與ATM網(wǎng)絡的接口）) |
| MT90732AP | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90732 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT90500AL | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:Multi-Channel ATM AAL1 SAR |
| MT90500AL-ENG1 | 制造商:Mitel Networks Corporation 功能描述: |
| MT90502 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Multi-Channel AAL2 SAR |
| MT90502_06 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Multi-Channel AAL2 SAR |
| MT90502AG | 制造商:Rochester Electronics LLC 功能描述: 制造商:Zarlink Semiconductor Inc 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。