- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄367000 > CYP15G0101 (Cypress Semiconductor Corp.) Single-channel HOTLink Transceiver PDF資料下載
參數(shù)資料
| 型號： | CYP15G0101 |
| 廠商： | Cypress Semiconductor Corp. |
| 英文描述： | Single-channel HOTLink Transceiver |
| 中文描述： | 單通道的HOTLink收發(fā)器 |
| 文件頁數(shù)： | 14/78頁 |
| 文件大?。?/td> | 1555K |
| 代理商： | CYP15G0101 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁當前第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁
CYP15G04K100V1-MGC
CYP15G04K200V2-MGC
PRELIMINARY
Document #: 38-02044 Rev **
Page 14 of 78
Figure 11. Block Diagram of Spread Aware PLL for CYS25G02K100
G
INTCLK1
fb
Source
Clock
Clock Tree
Delay
Lock
PLL
X1, X2, X4, X8
GCLK0
RXCLK
TXCLK
INTCLK0
INTCLK1
INTCLK2
Normal I/O signal path
Lock Detect/IO pin
Any Register
INTCLK0, INTCLK1, INTCLK2, INTCLK3
Send a global
clock off chip
C
C
C
C
C
C
Clk 0
0
Clk 90
0
Clk 180
0
Clk 270
0
Clk 225
0
Clk 135
0
Clk 45
0
Clk 315
0
Divide
÷
1-6,8,16
RXCLK_B
INTCLK3
2
2
2
2
2
fb
Phase selection
Phase selection
Phase selection
Phase selection
Divide
÷
1-6,8,16
Divide
÷
1-6,8,16
Divide
÷
1-6,8,16
Table 4. PLL Multiply and Divide Options
—
without INTCLK1 Feedback
Input Frequency
(GCLK[0])
f
PLLI
(MHz)
12.5-25
Valid Multiply Options
VCO Output
Frequency (MHz)
8
100-200
8
200
–
266
4
100
–
133
4
133
–
200
4
200
–
266
2
100
–
133
2
133
–
200
2
200
–
266
1
100
–
133
Valid Divide Options
Output Frequency (INTCLK[3:0])
f
PLLO
(MHz)
6.25
–
200
12.5
–
266
6.25
–
133
8.33
–
200
12.5
–
266
6.25
–
133
8.3
–
200
12.5
–
266
6.25
–
133
Value
Value
1
–
6, 8, 16
1
–
6, 8, 16
1
–
6, 8, 16
1
–
6, 8, 16
1
–
6, 8, 16
1
–
6, 8, 16
1
–
6, 8, 16
1
–
6, 8, 16
1
–
6, 8, 16
Off-chip Clock
Frequency
3.12-100
6.25
–
133
3.12
–
66
4.16
–
100
6.25
–
133
3.12
–
66
4.16
–
100
6.25
–
133
3.12
–
66
25
–
33
33
–
50
50
–
66
66
–
100
100
–
133
Table 5. PLL Multiply and Divide Options
—
with External Feedback
Input (GCLK) Frequency
f
PLLI
(MHz)
50
–
66
66
–
100
100
–
133
Valid Multiply Options
VCO Output
Frequency (MHz)
1
100
–
133
1
133
–
200
1
200
–
266
Valid Divide Options
Output (INTCLK) Frequency
f
PLLO
(MHz)
100
–
133
133
–
200
200
–
266
Value
Value
1
1
1
Off-chip Clock
Frequency
50
–
66
66
–
100
100
–
133
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CYP15G0101DXB | Single-channel HOTLink Transceiver |
| CYP15G0101DXB-BBC | Single-channel HOTLink Transceiver |
| CYP15G0101DXB-BBI | Single-channel HOTLink Transceiver |
| CYPOSIC2GVC-K | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| CYS25G0101DX | Physical Layer Devices |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CYP15G0101DXA | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:Single Channel HOTLink II Transceiver |
| CYP15G0101DXA-BBC | 制造商:Cypress Semiconductor 功能描述:PHY 1-CH 100-Pin TBGA |
| CYP15G0101DXA-BBI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:Single Channel HOTLink II Transceiver |
| CYP15G0101DXB | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:Single-channel HOTLink II⑩ Transceiver |
| CYP15G0101DXB_11 | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:Single-channel HOTLink II Transceiver Compliant to multiple standards |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。