- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371670 > 83C795 (SMSC Corporation) Ethernet System Controller PDF資料下載
參數(shù)資料
| 型號： | 83C795 |
| 廠商： | SMSC Corporation |
| 英文描述： | Ethernet System Controller |
| 中文描述： | 以太網(wǎng)系統(tǒng)控制器 |
| 文件頁數(shù)： | 51/136頁 |
| 文件大?。?/td> | 1996K |
| 代理商： | 83C795 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁當(dāng)前第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁
5.2.42 TLEVEL - Transmit FIFO Track Register
Normal Map Read Port = 3:1E
Linked-List Map Read Port = 3:1E
This counter tracks the number of empty bytes in
the transmit FIFO. An empty FIFO has 10h in this
counter. A full FIFO has 00h.
BIT
7
6
5
4
3
2
1
0
TLEVEL
RESET
0
0
0
0
0
0
0
0
—
—
—
CT04
CT03
CT02
CT01
CT00
5.2.43 TSTARTH - Transmit Start Page High
Register
Normal Map Read Port = 2:14
Normal Map Write Port = 0:14
This register is the higher 8 bits of a register pair
that points to the assembled packet to be
transmitted. To retain compatibility with 83C690
drivers, the user should start all frames on 256-byte
boundaries and not write to TSTARTL.
BIT
7
6
5
4
3
2
1
0
TSTARTH
RESET
0
0
0
0
0
0
0
0
A15
A14
A13
A12
A11
A10
A09
A08
5.2.44 TSTARTL - Transmit Start Page Low
Register
Normal Map Read/Write Port = 3:15
Linked-List Map Read/Write Port = 3:15
This register is the lower 8 bits of a register pair that
points to the assembled packet to be transmitted.
To retain compatibility with 83C690 drivers, the user
should start all frames on 256-byte boundaries and
only write to the TSTARTH register.
BIT
7
6
5
4
3
2
1
0
TSTARTL
RESET
0
0
0
0
0
0
0
0
A07
A06
A05
A04
A03
A02
A01
A00
5.2.45 TSTAT - Transmit Status Register
Normal Map Read Port = 0:14
Linked-List Map Read Port = 0:14
The Transmit Status Register reports events that
occur on the media at the end of packet
transmission. All bits are cleared prior to
transmission of a packet and are set as needed.
When ALTEGO = 1, the register is cleared only at
the beginning of a transmit chain and is set after
each packet has completed.
BIT
7
6
5
4
3
2
1
0
TSTAT
RESET
0
0
0
0
0
0
0
0
OWC
CDH
UNDER
CRL
ABORT
TWC
NDT
PTX
Bit 7: OWC
, Out of Window Collision
This bit is set if a collision is detected more than one
slot time after the start of transmission. Transmis-
sion is aborted under these conditions.
83C795
ETHERNET SYSTEM CONTROLLER REGISTERS
38
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 84063 | The Constituents of Semiconductor Components |
| 8406601QA | CMOS Programmable Peripheral Interface |
| 8406601XA | CMOS Programmable Peripheral Interface |
| 8406602XA | CMOS Programmable Peripheral Interface |
| 8406602QA | CMOS Programmable Peripheral Interface |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 83C800-009 | 制造商:DRS 功能描述: |
| 83C825EQFP | 制造商:SMSC 功能描述: |
| 83C845 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Microcontrollers for TV and video MTV |
| 83C851 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:CMOS single-chip 8-bit microcontroller with on-chip EEPROM |
| 83C852DIE | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:8-Bit Microcontroller |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。