- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄368958 > 28F640J5 Dual-Slot, PCMCIA Analog Power Controller PDF資料下載
參數(shù)資料
| 型號： | 28F640J5 |
| 英文描述： | Dual-Slot, PCMCIA Analog Power Controller |
| 中文描述： | 28F640J5 -英特爾StrataFlash內(nèi)存技術(shù)，32和64兆比特 |
| 文件頁數(shù)： | 46/53頁 |
| 文件大小： | 306K |
| 代理商： | 28F640J5 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁當(dāng)前第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁
INTEL
StrataFlash MEMORY TECHNOLOGY, 32 AND 64 MBIT
E
AC Characteristics
—Read-Only Operations
(1)
46
PRELIMINARY
6.5
Versions
5 V ± 10% V
CCQ
–100/–150
(4)
–120
(4)
(All units in ns unless otherwise noted)
2.7 V—3.6V V
CCQ
–100/–150
(4)
–120
(4)
#
Sym
Parameter
Notes
Min
Max
Min
Max
R1
t
AVAV
Read/Write Cycle Time
32 Mbit
100
120
64 Mbit
150
R2
t
AVQV
Address to Output Delay
32 Mbit
100
120
64 Mbit
150
R3
t
ELQV
CE
X
to Output Delay
32 Mbit
2
100
120
64 Mbit
2
150
R4
t
GLQV
OE# to Output Delay
2
50
50
R5
t
PHQV
RP# High to Output Delay
32 Mbit
180
180
64 Mbit
210
R6
t
ELQX
CE
X
to Output in Low Z
3
0
0
R7
t
GLQX
OE# to Output in Low Z
3
0
0
R8
t
EHQZ
CE
X
High to Output in High Z
3
55
55
R9
t
GHQZ
OE# High to Output in High Z
3
15
15
R10
t
OH
Output Hold from Address, CE
X
, or OE#
Change, Whichever Occurs First
3
0
0
R11
t
ELFL
t
ELFH
CE
X
Low to BYTE# High or Low
3
10
10
R12
t
FLQV
t
FHQV
BYTE# to Output Delay
1000
1000
R13
t
FLQZ
BYTE# to Output in High Z
3
1000
1000
R14
t
EHEL
CEx Pulse width
3
10
10
NOTES:
CE
X
low is defined as the first edge of CE
0
, CE
1
, or CE
2
that enables the device. CE
X
high is defined at the first edge of CE
0
,
CE
1
, or CE
2
that disables the device (see Table 2, Chip Enable Truth Table.
1.
See Figure 16, AC Waveform for Read Operationsfor the maximum allowable input slew rate.
2.
OE# may be delayed up to t
-t
after the first edge of CE
0
, CE
1
, or CE
2
that enables the device (see Table 2, Chip
Enable Truth Table without impact on t
ELQV
.
3.
Sampled, not 100% tested.
4.
See Figures 13
–15,
Transient Input/Output Reference Waveform for V
= 5.0 V ±10%,
Transient Input/Output
Reference Waveform for V
CCQ
= 2.7 V –3.6 V,
and
Transient Equivalent Testing Load Circuit
for testing characteristics.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 28LV010RT2DB20 | 3.3V 1 Megabit (128K x 8-Bit) EEPROM |
| 28LV010 | 3.3V 1 Megabit (128K x 8-Bit) EEPROM |
| 28LV010RPDB20 | 3.3V 1 Megabit (128K x 8-Bit) EEPROM |
| 28LV010RPDB25 | 3.3V 1 Megabit (128K x 8-Bit) EEPROM |
| 28LV010RPDE20 | 3.3V 1 Megabit (128K x 8-Bit) EEPROM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 28F640L18 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:StrataFlash Wireless Memory |
| 28F640L30 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:1.8 Volt Intel StrataFlash㈢ Wireless Memory with 3.0-Volt I/O (L30) |
| 28F640P3 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel StrataFlash Embedded Memory |
| 28F640W30 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:1.8 Volt Intel Wireless Flash Memory with 3 Volt I/O and SRAM (W30) |
| 28F650 | 制造商:Cinch Connectors 功能描述:1 Lug Terminal Strip |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。