參數(shù)資料
型號： XRT84L38IB
廠商： EXAR CORP
元件分類： 數(shù)字傳輸電路
英文描述： Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
中文描述： DATACOM, FRAMER, PBGA388
封裝： 35 X 35 MM, PLASTIC, BGA-388
文件頁數(shù)： 12/453頁
文件大?。?/td> 2982K
代理商： XRT84L38IB
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁當前第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁
XRT84L38
VIII
OCTAL T1/E1/J1 FRAMER
REV. 1.0.1
T
HIRD
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
.......................................................................................... 296
F
IFTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
.......................................................................................... 296
S
EVENTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
..................................................................................... 296
S
ECOND
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
...................................................................................... 297
F
OURTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
...................................................................................... 297
S
IXTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
.......................................................................................... 297
E
IGHTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
....................................................................................... 297
F
IGURE
95. I
NTERFACING
XRT84L38
TO
LOCAL
TERMINAL
EQUIPMENT
USING
16.384M
BIT
/
S
DATA
BUS
......................................... 298
F
IGURE
96. T
IMING
S
IGNAL
WHEN
THE
FRAMER
IS
RUNNING
AT
HMVIP 16.384M
BIT
/
S
MODE
......................................................... 298
6.2.3.6 E1 R
ECEIVE
I
NPUT
I
NTERFACE
- H.100 16.384M
BIT
/
S
......................................................................................... 298
F
IRST
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
.......................................................................................... 299
T
HIRD
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
.......................................................................................... 299
F
IFTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
.......................................................................................... 299
S
EVENTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
..................................................................................... 299
S
ECOND
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
...................................................................................... 300
F
OURTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
...................................................................................... 300
S
IXTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
.......................................................................................... 300
E
IGHTH
O
CTET
OF
16.384M
BIT
/
S
D
ATA
S
TREAM
....................................................................................... 300
F
IGURE
97. I
NTERFACING
XRT84L38
TO
LOCAL
TERMINAL
EQUIPMENT
USING
16.384M
BIT
/
S
DATA
BUS
......................................... 301
F
IGURE
98. T
IMING
S
IGNAL
WHEN
THE
FRAMER
IS
RUNNING
AT
H.100 16.384M
BIT
/
S
MODE
........................................................... 301
7.0 DS1 OVERHEAD INTERFACE BLOCK .............................................................................................. 302
7.1 DS1 TRANSMIT OVERHEAD INPUT INTERFACE BLOCK........................................................................... 302
7.1.1 DESCRIPTION OF THE DS1 TRANSMIT OVERHEAD INPUT INTERFACE BLOCK.............................................. 302
F
IGURE
99. B
LOCK
D
IAGRAM
OF
THE
DS1 T
RANSMIT
O
VERHEAD
I
NPUT
I
NTERFACE
OF
THE
XRT84L38 ........................................ 302
7.1.2 CONFIGURE THE DS1 TRANSMIT OVERHEAD INPUT INTERFACE MODULE AS SOURCE OF THE FACILITY DATA
LINK (FDL) BITS IN ESF FRAMING FORMAT MODE ............................................................................................... 302
T
RANSMIT
D
ATA
L
INK
S
ELECT
R
EGISTER
(TDLSR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
0AH)........................ 303
T
RANSMIT
D
ATA
L
INK
S
ELECT
R
EGISTER
(TDLSR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
0AH)........................ 303
F
IGURE
100. DS1 T
RANSMIT
O
VERHEAD
I
NPUT
I
NTERFACE
T
IMING
IN
ESF F
RAMING
F
ORMAT
MODE
............................................. 303
7.1.3 CONFIGURE THE DS1 TRANSMIT OVERHEAD INPUT INTERFACE MODULE AS SOURCE OF THE SIGNALING
FRAMING (FS) BITS IN N OR SLC96 FRAMING FORMAT MODE......................................................................... 304
T
RANSMIT
D
ATA
L
INK
S
ELECT
R
EGISTER
(TDLSR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
0AH)........................ 304
F
IGURE
101. DS1 T
RANSMIT
O
VERHEAD
I
NPUT
T
IMING
IN
N
OR
SLC96 F
RAMING
F
ORMAT
M
ODE
.............................................. 304
7.1.4 CONFIGURE THE DS1 TRANSMIT OVERHEAD INPUT INTERFACE MODULE AS SOURCE OF THE REMOTE SIG-
NALING (R) BITS IN T1DM FRAMING FORMAT MODE............................................................................................ 304
T
RANSMIT
D
ATA
LINK
SELECT
REGISTER
(
TDLSR
) (I
NDIRECT
ADDRESS
= 0
XN
0H, 0
X
0AH)........................... 305
F
IGURE
102. DS1 T
RANSMIT
O
VERHEAD
I
NPUT
I
NTERFACE
MODULE
IN
T1DM F
RAMING
F
ORMAT
MODE
........................................ 305
7.2 DS1 RECEIVE OVERHEAD OUTPUT INTERFACE BLOCK ......................................................................... 306
7.2.1 DESCRIPTION OF THE DS1 RECEIVE OVERHEAD OUTPUT INTERFACE BLOCK............................................. 306
F
IGURE
103. B
LOCK
D
IAGRAM
OF
THE
DS1 R
ECEIVE
O
VERHEAD
O
UTPUT
I
NTERFACE
OF
XRT84L38............................................ 306
7.2.2 CONFIGURE THE DS1 RECEIVE OVERHEAD OUTPUT INTERFACE MODULE AS DESTINATION OF THE FACILITY
DATA LINK (FDL) BITS IN ESF FRAMING FORMAT MODE .................................................................................... 306
R
ECEIVE
D
ATA
L
INK
S
ELECT
R
EGISTER
(TDLSR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
0AH).......................... 307
R
ECEIVE
D
ATA
L
INK
S
ELECT
R
EGISTER
(TDLSR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
0AH).......................... 307
F
IGURE
104. DS1 R
ECEIVE
O
VERHEAD
O
UTPUT
I
NTERFACE
MODULE
IN
ESF
FRAMING
FORMAT
MODE
........................................... 308
7.2.3 CONFIGURE THE DS1 RECEIVE OVERHEAD OUTPUT INTERFACE MODULE AS DESTINATION OF THE SIGNALING
FRAMING (FS) BITS IN N OR SLC96 FRAMING FORMAT MODE......................................................................... 308
R
ECEIVE
D
ATA
L
INK
S
ELECT
R
EGISTER
(TDLSR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
0AH)......................... 308
F
IGURE
105. DS1 R
ECEIVE
O
VERHEAD
O
UTPUT
I
NTERFACE
T
IMING
IN
N
OR
SLC96 F
RAMING
F
ORMAT
MODE
............................ 309
7.2.4 CONFIGURE THE DS1 RECEIVE OVERHEAD OUTPUT INTERFACE MODULE AS DESTINATION OF THE REMOTE
SIGNALING (R) BITS IN T1DM FRAMING FORMAT MODE ..................................................................................... 309
R
ECEIVE
D
ATA
L
INK
S
ELECT
R
EGISTER
(RDLSR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
0AH) ........................ 309
F
IGURE
106. DS1 R
ECEIVE
O
VERHEAD
O
UTPUT
I
NTERFACE
T
IMING
IN
T1DM F
RAMING
F
ORMAT
MODE
......................................... 310
8.0 E1 OVERHEAD INTERFACE BLOCK................................................................................................. 311
8.1 E1 TRANSMIT OVERHEAD INPUT INTERFACE BLOCK ............................................................................. 311
8.1.1 DESCRIPTION OF THE E1 TRANSMIT OVERHEAD INPUT INTERFACE BLOCK................................................. 311
F
IGURE
107. B
LOCK
D
IAGRAM
OF
THE
E1 T
RANSMIT
O
VERHEAD
I
NPUT
I
NTERFACE
OF
XRT84L38................................................ 311
8.1.2 CONFIGURE THE E1 TRANSMIT OVERHEAD INPUT INTERFACE MODULE AS SOURCE OF THE NATIONAL BIT SE-
QUENCE IN E1 FRAMING FORMAT MODE............................................................................................................... 311
S
YNCHRONIZATION
MUX R
EGISTER
(SMR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
09H) .................................. 312
T
RANSMIT
S
IGNALING
AND
D
ATA
L
INK
S
ELECT
R
EGISTER
(TSDLSR) (I
NDIRECT
A
DDRESS
= 0
XN
0H, 0
X
0AH) 312
相關(guān)PDF資料
PDF描述
XRT84V24 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
XRT86L30 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
XRT86L30IB Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
XRT86SH221 Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
XRT86SH221IB Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XRT84L38-L38PCI 功能描述:網(wǎng)絡(luò)控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
XRT84L38-SL38PCI 功能描述:網(wǎng)絡(luò)控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
XRT85L61 制造商:EXAR 制造商全稱:EXAR 功能描述:BITS (BUILDING INTEGRATED TIMING SUPPLY) CLOCK EXTRACTOR
XRT85L61_10 制造商:EXAR 制造商全稱:EXAR 功能描述:BITS (Building Integrated Timing Supply) Clock Extractor
XRT85L61ES 功能描述:時鐘合成器/抖動清除器 RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*