- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄225535 > W942504CH-7 (WINBOND ELECTRONICS CORP) 64M X 4 DDR DRAM, 0.75 ns, PDSO66 PDF資料下載
參數(shù)資料
| 型號(hào)： | W942504CH-7 |
| 廠商： | WINBOND ELECTRONICS CORP |
| 元件分類： | DRAM |
| 英文描述： | 64M X 4 DDR DRAM, 0.75 ns, PDSO66 |
| 封裝： | 0.400 X 0.875 INCH, 0.65 MM PITCH, TSOP2-66 |
| 文件頁數(shù)： | 31/45頁 |
| 文件大?。?/td> | 1261K |
| 代理商： | W942504CH-7 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當(dāng)前第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁
W942504CH
Publication Release Date: February 14, 2003
- 37 -
Revision A1
Timing Waveforms, continued
Read Interrupted by Write & BST (BL = 8)
READ
CMD
DQS
DQ
CLK
BST
Q0
Q1
Q2
Q3
Q4
Q5
CAS Latency=2
WRIT
D0
D1
D2
D3
D4
D5
D6
D7
READ
CMD
DQS
DQ
BST
Q0
Q1
Q2
Q3
Q4
Q5
CAS Latency=2.5
WRIT
D0
D1
D2
D3
D4
D5
D6
D7
Burst Read cycle must be terminated by BST Command to avoid I/O conflict.
Read Interrupted by Precharge (BL = 8)
READ
CMD
DQS
DQ
CLK
PRE
Q0
Q1
Q2
Q3
Q4
Q5
Q0
Q1
Q2
Q3
Q4
Q5
CAS Latency
CAS Latency=2
DQS
DQ
CAS Latency=2.5
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| W9864G6IH-6 | 4M X 16 DDR DRAM, 5 ns, PDSO54 |
| WA-1RX33-A4 | SNAP ACTING/LIMIT SWITCH |
| WA-A325CBM | Peripheral Interface |
| WA-A325CPC | Peripheral Interface |
| WA-A325CPI | Peripheral Interface |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| W942508BH | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DRAM |
| W942508CH | 制造商:WINBOND 制造商全稱:Winbond 功能描述:8M x 4 BANKS x 8 BIT DDR SDRAM |
| W942508CH-5 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:8M x 4 BANKS x 8 BIT DDR SDRAM |
| W942508CH-6 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:8M x 4 BANKS x 8 BIT DDR SDRAM |
| W942508CH-7 | 制造商:WINBOND 制造商全稱:Winbond 功能描述:8M x 4 BANKS x 8 BIT DDR SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。