- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄382635 > TMS0320F2810PBKAEP (Texas Instruments, Inc.) Digital Signal Processors PDF資料下載
參數(shù)資料
| 型號(hào)： | TMS0320F2810PBKAEP |
| 廠商： | Texas Instruments, Inc. |
| 元件分類： | 數(shù)字信號(hào)處理 |
| 英文描述： | Digital Signal Processors |
| 中文描述： | 數(shù)字信號(hào)處理器 |
| 文件頁(yè)數(shù)： | 99/159頁(yè) |
| 文件大?。?/td> | 2084K |
| 代理商： | TMS0320F2810PBKAEP |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)當(dāng)前第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)
Electrical Specifications
99
March 2004 Revised October 2004
SGUS051A
Table 65. XCLKIN Timing Requirements PLL Bypassed or Enabled
NO.
MIN
MAX
UNIT
C8
tc(CI)
Cycle time, XCLKIN
6.67
250
ns
C9
tf(CI)
Fall time, XCLKIN
Up to 30 MHz
6
ns
30 MHz to 150 MHz
2
C10
tr(CI)
Rise time, XCLKIN
Up to 30 MHz
6
ns
30 MHz to 150 MHz
2
C11
tw(CIL)
tw(CIH)
Pulse duration, X1/XCLKIN low as a percentage of tc(CI)
Pulse duration, X1/XCLKIN high as a percentage of tc(CI)
40
60
%
C12
40
60
%
Table 66. XCLKIN Timing Requirements PLL Disabled
NO.
MIN
MAX
UNIT
C8
tc(CI)
Cycle time, XCLKIN
6.67
250
ns
C9
tf(CI)
Fall time, XCLKIN
Up to 30 MHz
6
ns
30 MHz to 150 MHz
2
C10
tr(CI)
Rise time, XCLKIN
Up to 30 MHz
6
ns
30 MHz to 150 MHz
2
C11
tw(CIL)
Pulse duration, X1/XCLKIN low as a percentage of tc(CI)
XCLKIN
≤
120 MHz
120
<
XCLKIN
≤
150 MHz
40
60
%
45
55
C12
tw(CIH)
Pulse duration, X1/XCLKIN high as a percentage of tc(CI)
XCLKIN
≤
120 MHz
120
<
XCLKIN
≤
150 MHz
40
60
%
45
55
Table 67. Possible PLL Configuration Modes
PLL MODE
REMARKS
SYSCLKOUT
PLL Disabled
Invoked by tying XPLLDIS pin low upon reset. PLL block is completely
disabled. Clock input to the CPU (CLKIN) is directly derived from the clock
signal present at the X1/XCLKIN pin.
XCLKIN
PLL Bypassed
Default PLL configuration upon power-up, if PLL is not disabled. The PLL
itself is bypassed. However, the /2 module in the PLL block divides the clock
input at the X1/XCLKIN pin by two before feeding it to the CPU.
XCLKIN/2
PLL Enabled
Achieved by writing a non-zero value “n” into PLLCR register. The /2 module
in the PLL block now divides the output of the PLL by two before feeding it to
the CPU.
(XCLKIN * n) / 2
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TMS20F2810PBKAEP | Digital Signal Processors |
| TMP20F2810PBKAEP | Digital Signal Processors |
| TMS320F2812PGFMEP | Digital Signal Processors |
| TMS320F2810PGFAEP | Digital Signal Processors |
| TMX20F2810PBKAEP | Digital Signal Processors |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TMS06105 | 制造商:Traco Power 功能描述:TMS PCB mount SMPSU,5V 6W |
| TMS06112 | 制造商:Traco Power 功能描述:TMS PCB mount SMPSU,12V 6W |
| TMS06115 | 制造商:Traco Power 功能描述:TMS PCB mount SMPSU,15V 6W |
| TMS06124 | 制造商:Traco Power 功能描述:TMS PCB mount SMPSU,24V 6W |
| TMS06212 | 制造商:Traco Power 功能描述:TMS PCB mount SMPSU,+/-12V 6W |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。