- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385814 > SAA7392HL (NXP SEMICONDUCTORS) Channel encoder/decoder CDR60 PDF資料下載
參數(shù)資料
| 型號： | SAA7392HL |
| 廠商： | NXP SEMICONDUCTORS |
| 元件分類： | 消費(fèi)家電 |
| 英文描述： | Channel encoder/decoder CDR60 |
| 中文描述： | SPECIALTY CONSUMER CIRCUIT, PQFP80 |
| 封裝： | 12 X 12 MM, 1.40 MM HEIGHT, PLASTIC, MS-026, SOT-315-1, LQFP-80 |
| 文件頁數(shù)： | 40/76頁 |
| 文件大?。?/td> | 246K |
| 代理商： | SAA7392HL |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁當(dāng)前第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁
2000 Mar 21
40
Philips Semiconductors
Preliminary specification
Channel encoder/decoder CDR60
SAA7392
7.10.1
M
OTOR
C
ONTROL
R
EGISTER
1 (M
OTOR
1)
The frequency/tacho set-point (i.e. the target PLL or tacho frequency) is calculated as follows:
Note that: (PLL frequency
frequency set-point) must be less than 1.33
×
ADC clock.
Table 70
Motor Control Register 1 (address 0CH) - WRITE
7.10.2
M
OTOR
C
ONTROL
R
EGISTER
2 (M
OTOR
2)
Table 71
Motor Control Register 2 (address 0DH) - WRITE
Table 72
Description of Motor2 bits
Table 73
Selection of coefficient G
7
6
5
4
3
2
1
0
MFS.7
MFS.6
MFS.5
MFS.4
MFS.3
MFS.2
MFS.1
MFS.0
7
6
5
4
3
2
1
0
G.2
G.1
G.0
Ki.1
Ki.0
Kf.2
Kf.1
Kf.0
BIT
SYMBOL
DESCRIPTION
7
6
5
4
3
G.2
G.1
G.0
Ki.1
Ki.0
These 3 bits select coefficient G; see Table 73.
These 2 bits select coefficient K
i
; see Table 74.
In order to set the integrator bandwidth low enough at high system clock speeds, an
extra divider for K
i
has been added. This is set by writing to register Motor7. The
resulting K
i(tot)
is then the K
i
set by Motor2 multiplied by the K
i’
set by Motor7.
These 3 bits select coefficient K
f
; see Table 75.
2
1
0
Kf.2
Kf.1
Kf.0
G.2
G.1
G.0
COEFFICIENT G
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
8.36
10.4
16.7
20.9
33.4
41.8
66.9
83.6
Frequency set-point
1
256
MFS<7:0>
–
2.667
×
ADC clock
×
=
PLL frequency
128
PLLFreqR<7:0>
ADC clock
×
=
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SAA7392 | Channel encoder/decoder CDR60(通道編碼器/譯碼器) |
| SAA7705H | Car radio Digital Signal Processor（DSP）(車載電臺數(shù)字信號處理器) |
| SAA7712H | Sound effects DSP(聲音效應(yīng)數(shù)字信號處理器) |
| SAA7712 | Sound effects DSP |
| SAA8110G | Digital Signal Processor (DSP) for cameras(應(yīng)用于照相中的數(shù)字信號處理器) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SAA7500 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Digital satellite radio broadcasting tuner decoder SAT-2 |
| SAA7501WP | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARD/ZDF NR.3R1 DIGITAL DECODER|LDCC|68PIN|PLASTIC |
| SAA-75J2.5-1 | 制造商:Amphenol Corporation 功能描述: |
| SAA7704H/204 | 制造商:NXP Semiconductors 功能描述:Electronic Component |
| SAA7705H | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Car radio Digital Signal Processor DSP |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。