- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄368020 > PI7C7100BNA PCI Bus Interface/Controller PDF資料下載
參數(shù)資料
| 型號： | PI7C7100BNA |
| 英文描述： | PCI Bus Interface/Controller |
| 中文描述： | PCI總線接口/控制器 |
| 文件頁數(shù)： | 47/118頁 |
| 文件大?。?/td> | 2962K |
| 代理商： | PI7C7100BNA |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁當(dāng)前第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁
39
05/08/00
123456789012345678901234567890121234567890123456789012345678901212345678901234567890123456789012123456789012345678901234567890121234567
123456789012345678901234567890121234567890123456789012345678901212345678901234567890123456789012123456789012345678901234567890121234567
PI7C7100
ADVANCE INFORMATION
Table 75. Assertion of P_PERR#
#
R
R
E
P
_
P
n
o
c
e
p
a
s
y
n
T
a
r
T
n
o
c
e
r
D
s
a
w
r
o
r
e
e
c
e
r
e
e
e
h
d
w
s
u
B
d
y
a
e
s
d
n
n
o
o
p
c
s
e
e
r
S
/
a
m
i
P
r
e
y
a
s
b
r
o
p
)
d
e
e
s
s
a
e
d
1
d
a
e
R
m
a
e
n
w
o
D
y
a
m
i
P
x
1
1
d
a
e
R
m
a
e
n
w
o
D
y
a
d
n
o
c
e
S
x
)
d
e
e
s
s
a
0
d
a
e
R
m
a
e
p
U
y
a
m
i
P
x
1
d
a
e
R
m
a
e
p
U
y
a
d
n
o
c
e
S
x
0
e
w
d
e
o
P
m
a
e
n
w
o
D
y
a
m
i
P
x
1
e
w
d
e
o
P
m
a
e
n
w
o
D
y
a
d
n
o
c
e
S
x
1
e
w
d
e
o
P
m
a
e
p
U
y
a
m
i
P
x
1
e
w
d
e
o
P
m
a
e
p
U
y
a
d
n
o
c
e
S
x
0
e
w
d
e
y
a
D
m
a
e
n
w
o
D
y
a
m
i
P
x
0
2
e
w
d
e
y
a
D
m
a
e
n
w
o
D
y
a
d
n
o
c
e
S
1
1
e
w
d
e
y
a
D
m
a
e
p
U
y
a
m
i
P
x
1
e
w
d
e
y
a
D
m
a
e
p
U
y
a
d
n
o
c
e
S
x
1
x =dont care
2
The parity error was detected on the target (secondary) bus but not on the initiator (primary) bus.
Table 75 shows assertion of P_PERR#. This signal is set under the following conditions:
PI7C7100 is either the target of a write transaction or the initiator of a read transaction on the primary bus.
The parity-error-response bit must be set in the command register of primary interface.
PI7C7100 detects a data parity error on the primary bus or detects S_PERR# asserted during the completion
phase of a downstream delayed write transaction on the target (secondary) bus.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PI7C7100 | 3-Port PCI Bridge |
| PI7C7100CNA | 3-Port PCI Bridge |
| PI7C7300 | 3-PORT PCI-to-PCI BRIDGE |
| PI7C7300A | 3-PORT PCI-to-PCI BRIDGE |
| PI7C7300ANA | 3-PORT PCI-to-PCI BRIDGE |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PI7C7100CNA | 制造商:PERICOM 制造商全稱:Pericom Semiconductor Corporation 功能描述:3-Port PCI Bridge |
| PI7C7300 | 制造商:PERICOM 制造商全稱:Pericom Semiconductor Corporation 功能描述:3-PORT PCI-to-PCI BRIDGE |
| PI7C7300A | 制造商:PERICOM 制造商全稱:Pericom Semiconductor Corporation 功能描述:3-PORT PCI-to-PCI BRIDGE |
| PI7C7300AEVB-3 | 功能描述:界面開發(fā)工具 3 Port PCI Bridge Eval Brd RoHS:否 制造商:Bourns 產(chǎn)品:Evaluation Boards 類型:RS-485 工具用于評估:ADM3485E 接口類型:RS-485 工作電源電壓:3.3 V |
| PI7C7300ANA | 制造商:Pericom Semiconductor Corporation 功能描述:PCI-to-PCI Bridge 272-Pin BGA 制造商:Pericom Semiconductor Corporation 功能描述:PCI to PCI Bridge 272-Pin BGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。