參數(shù)資料
型號(hào): OR4E10
廠商: Lineage Power
英文描述: Field-Programmable Gate Arrays(現(xiàn)場(chǎng)可編程門(mén)陣列)
中文描述: 現(xiàn)場(chǎng)可編程門(mén)陣列(現(xiàn)場(chǎng)可編程門(mén)陣列)
文件頁(yè)數(shù): 98/132頁(yè)
文件大小: 2667K
代理商: OR4E10
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)當(dāng)前第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)
98
Lucent Technologies Inc.
Preliminary Data Sheet
August 2000
ORCA Series 4 FPGAs
Ball
Bank
Pad
Function
Pair*
Differential
AC29
AB28
AC30
AC31
AB29
AB30
AB31
AA29
Y28
AA30
AA31
Y29
W28
Y30
W29
W30
V28
W31
V29
V30
V31
U29
U30
U31
T30
T28
T29
R31
R30
R29
P31
P30
BL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
CL
PL38D
PL37C
PL37D
PL36C
PL36D
PL35C
PL35D
PL34C
PL34D
PL32C
PL32D
PL31D
V
DD
IO
PL30C
PL30D
PL29C
PL29D
PL28C
PL28D
PL26C
PL26D
PL25C
PL25D
V
DD
IO
PL24C
PL24D
PL23C
PL23D
PL21C
PL21D
PL20C
PL20D
D8
DP1
DP0
A0
A1
A2
A3
VREF
A4
VREF
L1C_D0
L18T_D1
L18C_D1
L17T_D1
L17C_D1
L16T_A0
L16C_A0
L15T_D0
L15C_D0
L14T_A0
L14C_A0
L13T_D0
L13C_D0
L12T_D1
L12C_D1
L11T_D1
L11C_D1
L10T_A0
L10C_A0
L9T_A0
L9C_A0
L8T_A1
L8C_A1
L7T_D1
L7C_D1
L6T_A0
L6C_A0
L5T_A0
L5C_A0
COMPLEMENT
TRUE
COMPLEMENT
TRUE
COMPLEMENT
TRUE
COMPLEMENT
TRUE
COMPLEMENT
TRUE
COMPLEMENT
WR/MPI_RW
A5
A6
A7
VREF
PLCK1T/SCKB
PLCK1C
VREF
A8
A9
A10
PLCK0T/SCKA
PLCK0C
VREF
RD/MPI_STRB
VREF
A11
TRUE
COMPLEMENT
TRUE
COMPLEMENT
TRUE
COMPLEMENT
TRUE
COMPLEMENT
TRUE
COMPLEMENT
TRUE
COMPLEMENT
TRUE
COMPLEMENT
TRUE
COMPLEMENT
TRUE
COMPLEMENT
Pin Information
(continued)
Table 45. OR4E6 432-Pin EBGA
(continued)
* Differential pairs and physical locations are numbered within each bank (e.g., L19C_A0 is ninteenth pair in an associated bank). The C indi-
cates complementary differential whereas a T indicates true differential. The _A0 indicates the physical location is adjacent balls in either hor-
zontal/vertical direction. Other physical indicators are as follows:
_A1 indicates one ball between pairs.
_A2 indicates two balls between pairs.
_D0 indicates balls are diagonally adjacent.
_D1 indicates diagonally adjacent separated by one physical ball.
相關(guān)PDF資料
PDF描述
OR4E14 Field-Programmable Gate Arrays(現(xiàn)場(chǎng)可編程門(mén)陣列)
OR4E2 Field-Programmable Gate Arrays(現(xiàn)場(chǎng)可編程門(mén)陣列)
OR4E4 Field-Programmable Gate Arrays(現(xiàn)場(chǎng)可編程門(mén)陣列)
OR4E6 Field-Programmable Gate Arrays(現(xiàn)場(chǎng)可編程門(mén)陣列)
ORT4622 Field-Programmable System Chip (FPSC) Four Channel x 622 Mbits/s Backplane Transceiver(現(xiàn)場(chǎng)可編程系統(tǒng)芯片(四通道x 622 M位/秒背板收發(fā)器))
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
OR4E14 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Field-Programmable Gate Arrays
OR4E2 制造商:AGERE 制造商全稱(chēng):AGERE 功能描述:Field-Programmable Gate Arrays
OR4E2-1BA256 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:FPGA
OR4E2-1BA352 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:FPGA
OR4E2-1BA416 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:FPGA