參數(shù)資料
型號(hào)： MII-300GP
元件分類： 微控制器/微處理器
英文描述： 32-BIT, 300 MHz, MICROPROCESSOR, PGA296
封裝： SPGA, 296 PIN
文件頁數(shù)： 17/257頁
文件大?。?/td> 1234K
代理商： MII-300GP
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁當(dāng)前第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁
2-82
PRELIMINARY
Protection
Advanci ng the S tandar ds
Protection
2-82
2.17
Protection
Segment protection and page protection are
safeguards built into the M II CPU protected
mode architecture which deny unauthorized
or incorrect access to selected memory
addresses. These safeguards allow multi-
tasking programs to be isolated from each
other and from the operating system. Page
protection is discussed earlier in this chapter.
This section concentrates on segment protec-
tion.
Selectors and descriptors are the key elements
in the segment protection mechanism. The
segment base address, size, and privilege level
are established by a segment descriptor. Privi-
lege levels control the use of privileged instruc-
tions, I/O instructions and access to segments
and segment descriptors. Selectors are used to
locate segment descriptors.
Segment accesses are divided into two basic
types, those involving code segments (e.g.,
control transfers) and those involving data
accesses. The ability of a task to access a
segment depends on the:
Segment type
Instruction requesting access
Type of descriptor used to define the
segment
Associated privilege levels (described
below).
Data stored in a segment can be accessed only
by code executing at the same or a more privi-
leged level. A code segment or procedure can
only be called by a task executing at the same
or a less privileged level.
2.17.1 Privilege Levels
The values for privilege levels range between
0 and 3. Level 0 is the highest privilege level
(most privileged), and level 3 is the lowest
privilege level (least privileged). The privilege
level in real mode is effectively 0.
The Descriptor Privilege Level (DPL) is the
privilege level defined for a segment in the
segment descriptor. The DPL field specifies the
minimum privilege level needed to access the
memory segment pointed to by the descriptor.
The Current Privilege Level (CPL) is defined
as the current task’s privilege level. The CPL of
an executing task is stored in the hidden
portion of the code segment register and essen-
tially is the DPL for the current code segment.
The Requested Privilege Level (RPL) speci-
fies a selector’s privilege level and is used to
distinguish between the privilege level of a routine
actually accessing memory (the CPL), and the
privilege level of the original requestor (the RPL)
of the memory access. The lesser of the RPL
and CPL is called the effective privilege level (EPL).
Therefore, if RPL = 0 in a segment selector, the
effective privilege level is always determined
by the CPL. If RPL = 3, the effective privilege
level is always 3 regardless of the CPL.
For a memory access to succeed, the effective
privilege level (EPL) must be at least as privi-
leged as the descriptor privilege level (EPL
≤
DPL). If the EPL is less privileged than the
DPL (EPL > DPL), a general protection fault is
generated. For example, if a segment has a
DPL = 2, an instruction accessing the segment
only succeeds if executed with an EPL
≤ 2.
相關(guān)PDF資料
PDF描述
MJ10000 20 A, 350 V, NPN, Si, POWER TRANSISTOR, TO-204AA
MJ1000 10 A, 60 V, NPN, Si, POWER TRANSISTOR, TO-204AA
MJ1001 10 A, 80 V, NPN, Si, POWER TRANSISTOR, TO-204AA
MJ10022 40 A, 350 V, NPN, Si, POWER TRANSISTOR, TO-204AE
MJ3000 10 A, 60 V, NPN, Si, POWER TRANSISTOR, TO-204AA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MII400-12E4 功能描述:分立半導(dǎo)體模塊 IGBT MODULE 1200V, 400A RoHS:否 制造商:Infineon Technologies 產(chǎn)品:Thyristor Power Modules 類型:Phase Controls 安裝風(fēng)格:Screw 封裝 / 箱體:DT61 封裝:
MII-400GP 95MHZ2.2V 制造商:CYRIX 功能描述:
MII75-12A3 功能描述:分立半導(dǎo)體模塊 75 Amps 1200V RoHS:否 制造商:Infineon Technologies 產(chǎn)品:Thyristor Power Modules 類型:Phase Controls 安裝風(fēng)格:Screw 封裝 / 箱體:DT61 封裝:
MI-IAM 制造商:VICOR 制造商全稱:Vicor Corporation 功能描述:Military Input Attenuator Modules
MIIC5271 制造商:MICREL 制造商全稱:Micrel Semiconductor 功能描述:UCAP NEGATIVE LOW DROPOUT REGULATOR
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*