參數(shù)資料
型號： MFC2000
廠商： Electronic Theatre Controls, Inc.
英文描述： Multifunctional Peripheral Controller 2000
中文描述： 2000年多功能外設(shè)控制器
文件頁數(shù)： 6/426頁
文件大?。?/td> 2133K
代理商： MFC2000
第1頁第2頁第3頁第4頁第5頁當(dāng)前第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁
vi
Conexant
100723A
Figures
Figure 1-1. MFP System Diagram Using MFC2000 .............................................................................................................. 1-1
Figure 1-2: MFC2000 Function Diagram ............................................................................................................................... 1-4
Figure 2-1. MFC2000 Organization ....................................................................................................................................... 2-2
Figure 3-1. MFC2000 BGA Bottom View............................................................................................................................. 3-10
Figure 4-1. MFC2000 Memory Map....................................................................................................................................... 4-6
Figure 4-2. MFC2000 Internal Memory Map.......................................................................................................................... 4-7
Figure 4-3. MFC2000 Cache Organization.......................................................................................................................... 4-19
Figure 4-4. 2-Way Interleave ROM Connection................................................................................................................... 4-26
Figure 4-5. Zero Wait State, Single Access, Normal Read, Normal Write........................................................................... 4-36
Figure 4-6. One Wait State, Single Access, One Read, One Write..................................................................................... 4-37
Figure 4-7. Two Wait States, Single Access, Read On Delayed (CS1n), Write Early Off (CS2n)........................................ 4-38
Figure 4-8. Zero Wait State, Burst Access, Normal Read, Normal Write............................................................................. 4-39
Figure 4-9. Fast Page Mode ROM Access
1,0,0 Read Access Followed by 1,1,1,1, Write Access.................................. 4-40
Figure 4-10. System Bus Timing
Read/Write with Wait States ......................................................................................... 4-41
Figure 4-11. System Bus Timing
Zero-Wait-State Read/Write.......................................................................................... 4-42
Figure 4-12. System Bus Timing
2-Way Interleave Read Timing (S = 1).......................................................................... 4-43
Figure 4-13. System Bus Timing
2-Way Interleave Write Timing (S = 0 or 1)................................................................... 4-44
Figure 4-14. External Interrupt Request Timing................................................................................................................... 4-54
Figure 4-15. DRAM Bank/Address Map............................................................................................................................... 4-56
Figure 4-16. Simplified DRAM Controller Block Diagram .................................................................................................... 4-59
Figure 4-17. DRAM Interface Example................................................................................................................................ 4-60
Figure 4-18. 8-bit Memory Data Bus.................................................................................................................................... 4-65
Figure 4-19. 16-bit Memory Data Bus.................................................................................................................................. 4-65
Figure 4-20. CASn Non-Interleaved 8-bit DRAM Read........................................................................................................ 4-66
Figure 4-21. 2-Way Interleaved Memory with Halfword Bursts of Data ............................................................................... 4-66
Figure 4-22. 2-Way Interleaved DRAM Read (3 words) ...................................................................................................... 4-67
Figure 4-23. 2-Way Interleaved DRAM Write ...................................................................................................................... 4-67
Figure 4-24. Refresh Cycle.................................................................................................................................................. 4-68
Figure 4-25. DRAM Timing
Read, Write and Wait States for Non-interleave Mode.......................................................... 4-68
Figure 4-26. DRAM Timing for 2-way Interleave Write ........................................................................................................ 4-69
Figure 4-27. DRAM Timing
Read for 2-way interleave mode............................................................................................ 4-69
Figure 4-28. DRAM Refresh Timing .................................................................................................................................... 4-70
Figure 4-29. DRAM Battery Refresh Timing........................................................................................................................ 4-70
Figure 4-30. Flash Control Block Diagram........................................................................................................................... 4-73
Figure 4-31. NAND-Type Flash Memory Access with Two Wait States .............................................................................. 4-75
Figure 4-32:
External DMA Read Timing (Single Access, One Wait State)......................................................................... 4-80
Figure 4-33. External DMA Write Timing (Single Access, One Wait State)......................................................................... 4-81
Figure 4-34. USB Logical Channels Block Diagram ............................................................................................................ 4-82
Figure 5-1. Power Reset Block Diagram................................................................................................................................ 5-2
相關(guān)PDF資料
PDF描述
MFC8020A CLASS B AUDIO DRIVERS SILICON MONOLITHIC FUNCTIONAL CIRCUITS
MFC8021A CLASS B AUDIO DRIVERS SILICON MONOLITHIC FUNCTIONAL CIRCUITS
MFC8022A CLASS B AUDIO DRIVERS SILICON MONOLITHIC FUNCTIONAL CIRCUITS
MG100H2YL1 TRANSISTOR MODULES
MG15N2Y TRANSISTOR MODULES
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MFC200A 制造商:LIUJING 制造商全稱:LIUJING 功能描述:可控硅、晶閘管
MFC2030 功能描述:MOD MEMS GAS FLOW 30 SLM 制造商:memsic inc. 系列:* 零件狀態(tài):Digi-Key 停止供應(yīng) 標(biāo)準(zhǔn)包裝:1
MFC2030BP1N1 功能描述:MEMS FLOW AND PRESSURE MODULE 制造商:memsic inc. 系列:MFC2000 零件狀態(tài):Digi-Key 停止供應(yīng) 感應(yīng)范圍:0 ~ 10 SLPM 流量傳感器類型:氣體 電壓 - 輸入:2.7 V ~ 5.5 V 端口尺寸:母型，1/4"（6.35mm） BSPT 開關(guān)功能/額定值:- 材料 - 本體:PPS 工作溫度:-20°C ~ 80°C 標(biāo)準(zhǔn)包裝:1
MFC2030-EVAL 功能描述:KIT EVAL MFC2030 GAS FLOW MODULE 制造商:memsic inc. 系列:- 零件狀態(tài):Digi-Key 停止供應(yīng) 傳感器類型:流量，氣體 感應(yīng)范圍:±30 SLM 接口:模擬和數(shù)字 靈敏度:- 電壓 - 電源:2.7 V ~ 5.5 V 嵌入式:- 所含物品:板 使用的 IC/零件:MFC2030 標(biāo)準(zhǔn)包裝:1
MFC-20FWX 制造商:HONDA 功能描述:
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*