- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98069 > S1C8F360F 8-BIT, FLASH, 8.2 MHz, MICROCONTROLLER, PQFP176 PDF資料下載
參數(shù)資料
| 型號(hào)： | S1C8F360F |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, FLASH, 8.2 MHz, MICROCONTROLLER, PQFP176 |
| 封裝： | QFP18-176 |
| 文件頁數(shù)： | 157/217頁 |
| 文件大?。?/td> | 1753K |
| 代理商： | S1C8F360F |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁當(dāng)前第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁
34
EPSON
S1C8F360 TECHNICAL MANUAL
5 PERIPHERAL CIRCUITS AND THEIR OPERATION (System Controller and Bus Control)
5.2.3 WAIT state settings
In order to insure accessing of external low speed
devices during high speed operations, the
S1C8F360 is equipped with a WAIT function which
prolongs access time.
The number of wait states inserted can be selected
from a choice of eight as shown in Table 5.2.3.1 by
means of registers WT0–WT2.
Table 5.2.3.1 Setting the number of WAIT states
5.2.5 Stack page setting
Although the stack area used to evacuate registers
during subroutine calls can be arbitrarily moved to
any area in data RAM using the stack pointer SP, its
page address is set in registers SPP0–SPP7 in I/O
memory.
At initial reset, SPP0–SPP7 are set to "00H" (page 0).
Since the internal RAM is arranged on page 0
(00F000H–00F7FFH), the stack area in single chip
mode is inevitably located in page 0.
In expanded 64K mode where RAM is externally
expanded, stack page is likewise limited to page 0.
In order to place the stack area at the final address
in internal RAM, the stack pointer SP is placed at an
initial setting of "F800H". (SP is pre-decremented.)
In the expanded 512K mode, to place the stack in
external expanded RAM, set a corresponding page
to SPP0–SPP7. The page addresses to which SPP0–
SPP7 can be set are 00H–27H and must be within a
RAM area.
*
A page is each recurrent 64K division of data
memory beginning at address zero.
WT2
Number of inserted states
1
0
14
12
10
8
6
4
2
No wait
WT1
1
0
1
0
WT0
1
0
1
0
1
0
1
0
*
A state is 1/2 cycles of the clock in length.
WAIT states set in software are inserted between
bus cycle states T3–T4.
Note, however, that WAIT states cannot be inserted
when an internal register and internal memory are
being accessed and when operating with the OSC1
oscillation circuit (see "5.4 Oscillation Circuits and
Operating Mode").
Consequently, WAIT state settings in single chip
mode are meaningless.
With regard to WAIT insertion timing, see Section
3.6.5, "WAIT control".
5.2.4 Setting the bus authority release
request signal
With systems performing DMA transfer, the bus
authority release request signal (BREQ) input
terminal and acknowledge signal (BACK) output
terminal have to be set.
The BREQ input terminal is shared with input port
terminal K11 and the BACK output terminal with
output port terminal R51. At initial reset, these
terminal facilities are set as input port terminal and
output port terminal, respectively. The terminals
can be altered to function as BREQ/BACK termi-
nals by writing a "1" to register EBR.
For details on bus authority release, see "3.6.6 Bus
authority release state" and "S1C88 Core CPU
Manual".
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S1D13305F00B | 640 X 256 PIXELS CRT CHAR OR GRPH DSPL CTLR, PQFP60 |
| S1D13305F00A | 640 X 256 PIXELS CRT CHAR OR GRPH DSPL CTLR, PQFP60 |
| S1D13600F00A | CRT OR FLAT PNL GRPH DSPL CTLR, PQFP64 |
| S1D13700F02A100 | 320 X 240 PIXELS CRT OR FLAT PNL GRPH DSPL CTLR, PQFP64 |
| S1D13706F00A | 320 X 240 PIXELS CRT OR FLAT PNL GRPH DSPL CTLR, PQFP100 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S1C8F360F413100 | 功能描述:16位微控制器 - MCU 8-bit Flash 60KB LCD Dr. 51 x 32 RoHS:否 制造商:Texas Instruments 核心:RISC 處理器系列:MSP430FR572x 數(shù)據(jù)總線寬度:16 bit 最大時(shí)鐘頻率:24 MHz 程序存儲(chǔ)器大小:8 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:2 V to 3.6 V 工作溫度范圍:- 40 C to + 85 C 封裝 / 箱體:VQFN-40 安裝風(fēng)格:SMD/SMT |
| S1C8F360F513200 | 功能描述:16位微控制器 - MCU 8-bit Flash 60KB LCD Dr. 51 x 32 RoHS:否 制造商:Texas Instruments 核心:RISC 處理器系列:MSP430FR572x 數(shù)據(jù)總線寬度:16 bit 最大時(shí)鐘頻率:24 MHz 程序存儲(chǔ)器大小:8 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:2 V to 3.6 V 工作溫度范圍:- 40 C to + 85 C 封裝 / 箱體:VQFN-40 安裝風(fēng)格:SMD/SMT |
| S1C8F626 | 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer |
| S1C-8-S | 制造商:GRIPCO 功能描述: |
| S1CFB | 制造商:Hubbell Wiring Device-Kellems 功能描述:FLOORBOX, SYSTEM ONE, CAST IRON |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。