參數(shù)資料
型號： S1C8F360F
元件分類： 微控制器/微處理器
英文描述： 8-BIT, FLASH, 8.2 MHz, MICROCONTROLLER, PQFP176
封裝： QFP18-176
文件頁數(shù)： 134/217頁
文件大?。?/td> 1753K
代理商： S1C8F360F
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁當(dāng)前第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁
S1C8F360 TECHNICAL MANUAL
EPSON
13
3 CPU AND BUS CONFIGURATION
In the single chip mode, these terminals are set as
output ports R30–R33.
Output
port
RD/WR
signal
R23
R24
RD
WR
64K
Bus mode
512K
(max.)
512K
(min.)
Bus mode
Single
chip
These two signals are only output when the
memory area of the external device is being
accessed. They are not output when internal
memory is accessed.
See Section 3.6.5, "WAIT control", for the output
timing of the signal.
Output
port
CE
signal
R30
R31
R32
R33
CE0
CE1
CE2
CE3
64K
512K
(max.)
512K
(min.)
Bus mode
Single
chip
_____
Fig. 3.6.4.1 Correspondence between CE signals
and output ports
The address range assigned to the four chip enable
_____
(CE) signals is determined by the bus mode setting.
In the expanded 64K mode, the four different
address ranges which match the amount of
memory in use can be selected in software.
Table 3.6.4.1 shows the address ranges which are
_____
assigned to the chip enable (CE) signal in each
mode. When accessing the internal memory area,
_____
the CE signal is not output. Care should be taken
here because the address range for these portions of
memory involves irregular settings.
The arrangement of memory space for external
devices does not necessarily have to be continuous
from a subordinate address and any of the chip
enable signals can be used to assign areas in
memory.
Each of these signals is only output when the
memory area of the external device is being
accessed. They are not output when internal
memory is accessed.
Note: The CE signals will be inactive status when
the chip enters the standby mode (HALT
mode or SLEEP mode).
See Section 3.6.5, "WAIT control", for the output
timing of signal.
_____
Fig. 3.6.3.1 Correspondence between read (RD)/write
_____
(WR) signal and output ports
______
3.6.4 Chip enable (CE) signal
The S1C8F360 is equipped with address decoders
_____
which can output four different chip enable (CE)
signals.
Consequently, four devices equipped with a chip
_____
enable (CE) or chip select (CS) terminal can be
directly connected without setting the address
decoder to an external device.
_______ _______
The four chip enable (CE0–CE3) signal output
terminals and output circuits are shared with
output ports R30–R33 and in modes other than the
_____
single chip mode, the selection of chip enable (CE)
or output port can be set in software for each of the
_____
four bits. When set for chip enable (CE) output, the
data register and high impedance control register
for each output port are detached from the output
circuit and is usable as general purpose data
register with read/write capabilities.
Table 3.6.4.1 CE0–CE3 address settings
CE0
CE1
CE2
CE3
000000H–001FFFH
002000H–003FFFH
004000H–005FFFH
006000H–007FFFH
000000H–003FFFH
004000H–007FFFH
008000H–00BFFFH
00C000H–00EFFFH
000000H–007FFFH
008000H–00EFFFH
–
000000H–00EFFFH
–
8K bytes
16K bytes
32K bytes
64K bytes
Address range (selected in software)
CE signal
(1) Expanded 64K mode (MPU mode only)
CE0
CE1
CE2
CE3
200000H–27FFFFH
080000H–0FFFFFH
100000H–17FFFFH
180000H–1FFFFFH
000000H–00EFFFH, 010000H–07FFFFH
080000H–0FFFFFH
100000H–17FFFFH
180000H–1FFFFFH
Address range
CE signal
(2) Expanded 512K minimum/maximum modes
MCU mode
MPU mode
相關(guān)PDF資料
PDF描述
S1D13305F00B 640 X 256 PIXELS CRT CHAR OR GRPH DSPL CTLR, PQFP60
S1D13305F00A 640 X 256 PIXELS CRT CHAR OR GRPH DSPL CTLR, PQFP60
S1D13600F00A CRT OR FLAT PNL GRPH DSPL CTLR, PQFP64
S1D13700F02A100 320 X 240 PIXELS CRT OR FLAT PNL GRPH DSPL CTLR, PQFP64
S1D13706F00A 320 X 240 PIXELS CRT OR FLAT PNL GRPH DSPL CTLR, PQFP100
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
S1C8F360F413100 功能描述:16位微控制器 - MCU 8-bit Flash 60KB LCD Dr. 51 x 32 RoHS:否 制造商:Texas Instruments 核心:RISC 處理器系列:MSP430FR572x 數(shù)據(jù)總線寬度:16 bit 最大時鐘頻率:24 MHz 程序存儲器大小:8 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:2 V to 3.6 V 工作溫度范圍:- 40 C to + 85 C 封裝 / 箱體:VQFN-40 安裝風(fēng)格:SMD/SMT
S1C8F360F513200 功能描述:16位微控制器 - MCU 8-bit Flash 60KB LCD Dr. 51 x 32 RoHS:否 制造商:Texas Instruments 核心:RISC 處理器系列:MSP430FR572x 數(shù)據(jù)總線寬度:16 bit 最大時鐘頻率:24 MHz 程序存儲器大小:8 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:2 V to 3.6 V 工作溫度范圍:- 40 C to + 85 C 封裝 / 箱體:VQFN-40 安裝風(fēng)格:SMD/SMT
S1C8F626 制造商:EPSON 制造商全稱:EPSON 功能描述:8-bit Single Chip Microcomputer
S1C-8-S 制造商:GRIPCO 功能描述:
S1CFB 制造商:Hubbell Wiring Device-Kellems 功能描述:FLOORBOX, SYSTEM ONE, CAST IRON
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*