參數(shù)資料
型號: MC145572
廠商: Motorola, Inc.
英文描述: ISDN U-Interface Transceiver(ISDN U接口收發(fā)器)
中文描述: 綜合業(yè)務(wù)數(shù)字網(wǎng)U型接口收發(fā)器(綜合業(yè)務(wù)數(shù)字網(wǎng)ü接口收發(fā)器)
文件頁數(shù): 46/264頁
文件大?。?/td> 2832K
代理商: MC145572
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁當前第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁
MC145572
4–10
MOTOROLA
This register contains controls for the IDL2 interface. More IDL2 controls are in Registers BR6, BR7,
and OR0 – OR9. All bits are cleared on Software Reset (NR0(b3)) or Hardware Reset (RESET). See
Figures 4–4 and NO TAG in Register BR6 description for clarification regarding the precedence of
the swap and blocking functions listed in this register.
CAUTION
Reserved bit b3 should be set to 0 at all times to maintain future compatibility.
b3
b2
b1
b0
NR5
Reserved
Block B1
Block B2
Swap B1/B2
rw
rw
rw
rw
Block B1
When this bit is 1 and the IDL2 Invert (BR7(b4)) is 0, the B1 channel is forced to transmit 1s on the
IDL2 interface. When IDL2 Invert (BR7(b4)) is 1, 0s are transmitted in the B1 timeslot. Data received
on the B1 channel from the IDL2 interface is still transmitted normally through the U–interface. The
B1 designator on this bit always refers to the IDL2 interface. Therefore, even if bit Swap B1/B2
(NR5(b0)) is 1, data in the first B channel timeslot on the IDL2 interface is the data that is blocked.
Block B2
When this bit is 1 and the IDL2 Invert (BR7(b4)) is 0, the B1 channel is forced to transmit 1s on the
IDL2 interface. When IDL2 Invert (BR7(b4)) is 1, 0s are transmitted in the B2 timeslot. Data received
on the B2 channel from the IDL2 interface is still transmitted normally out of the U–interface. The
B2 designator on this bit always refers to the IDL2 interface. Therefore, even if bit Swap B1/B2
(NR5(b0)) is 1, data in the second B channel timeslot on the IDL2 interface is the data that is blocked.
Swap B1/B2
When this bit is 1, the IDL2 interface performs a swap of the B channels from the U–interface to the
IDL2 interface and from the IDL2 interface to the U–interface.
This register is 12 bits long to match the length of the eoc message. Refer to Tables 4–5 and 4–6
to see how the eoc bits in this register map to the superframe. Operation of Register R6 depends
on the setting of the eoc control bits in BR9(b7:b6) and BR14(b6). This register is double buffered
for read and write operations.
In the default mode (BR14(b6)) is 0, R6 performs as a read–only/write–only register. Data that is read
from R6 by the external microcontroller is the eoc message that the Superframe Deframer stores
according to the eoc Control register (BR9(b7:b6)). Data that is written to R6 is stored in a latch
contained in the Superframe Framer and is subsequently transmitted beginning on the next transmit
eoc frame boundary. The Superframe Framer latches are set to 1s on hardware or software resets.
The Superframe Update Disable register, NR2(b1), has no effect on this register.
b11
b10
b9
b8
b7
b6
b5
b4
b3
b2
b1
b0
R6
eoc
a1
ro/wo
eoc
a2
ro/wo
eoc
a3
ro/wo
eoc
dm
ro/wo
eoc
i1
ro/wo
eoc
i2
ro/wo
eoc
i3
ro/wo
eoc
i4
ro/wo
eoc
i5
ro/wo
eoc
i6
ro/wo
eoc
i7
ro/wo
eoc
i8
ro/wo
When BR14(b6) is set to 1, the Superframe Framer register that contains the transmit eoc message
bits becomes a read/write register. Therefore, the data that is written to the Superframe Framer may
be read back through R6. In this mode, the received eoc message is not available.
相關(guān)PDF資料
PDF描述
MC145576 ISDN NT1(ISDN 網(wǎng)絡(luò)終端)
MC14557BCL 1-to-64 Bit Variable Length Shift Register
MC14557BFEL 1-to-64 Bit Variable Length Shift Register
MC14557BDWR2 RJZ Series - Econoline Unregulated DC-DC Converters; Input Voltage (Vdc): 09V; Output Voltage (Vdc): 12V; Power: 2W; 2W Single and Dual Outputs in DIP 14; 3kVDC and 4kVDC Isolation; Optional Continuous Short Circuit Protected; Custom Solutions Available; UL94V-0 Package Material; Efficiency up to 85%
MC14557 1-to-64 Bit Variable Length Shift Register
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MC145572AAC 功能描述:IC TRANSCEIVER ISDN 44-LQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 驅(qū)動器,接收器,收發(fā)器 系列:- 標準包裝:1,000 系列:- 類型:收發(fā)器 驅(qū)動器/接收器數(shù):2/2 規(guī)程:RS232 電源電壓:3 V ~ 5.5 V 安裝類型:表面貼裝 封裝/外殼:16-SOIC(0.295",7.50mm 寬) 供應(yīng)商設(shè)備封裝:16-SOIC 包裝:帶卷 (TR)
MC145572ACR2 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Freescale Semiconductor 功能描述:
MC145572AEI 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Freescale Semiconductor 功能描述:
MC145572AFN 功能描述:IC TRANSCEIVER ISDN 44-PLCC RoHS:否 類別:集成電路 (IC) >> 接口 - 驅(qū)動器,接收器,收發(fā)器 系列:- 標準包裝:1,000 系列:- 類型:收發(fā)器 驅(qū)動器/接收器數(shù):2/2 規(guī)程:RS232 電源電壓:3 V ~ 5.5 V 安裝類型:表面貼裝 封裝/外殼:16-SOIC(0.295",7.50mm 寬) 供應(yīng)商設(shè)備封裝:16-SOIC 包裝:帶卷 (TR)
MC145572APB 功能描述:IC ISDN INTERFACE TXCVER 44-LQFP RoHS:否 類別:集成電路 (IC) >> 接口 - 驅(qū)動器,接收器,收發(fā)器 系列:- 標準包裝:1,000 系列:- 類型:收發(fā)器 驅(qū)動器/接收器數(shù):2/2 規(guī)程:RS232 電源電壓:3 V ~ 5.5 V 安裝類型:表面貼裝 封裝/外殼:16-SOIC(0.295",7.50mm 寬) 供應(yīng)商設(shè)備封裝:16-SOIC 包裝:帶卷 (TR)