參數(shù)資料
型號(hào)： IDT88K8483BRI
廠商： IDT, Integrated Device Technology Inc
文件頁(yè)數(shù)： 85/162頁(yè)
文件大小： 0K
描述： IC SPI-4 EXCHANGE 3PORT 672-BGA
標(biāo)準(zhǔn)包裝： 24
系列： *
其它名稱： 88K8483BRI
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)當(dāng)前第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)
29 of 162
October 20, 2006
IDT IDT88K8483
SPI4A_ID[15:0]_P
SPI4B_ID[15:0]_P
SPI4M_ID[15:0]_P
SPI4A_ID[15:0]_N
SPI4B_ID[15:0]_N
SPI4M_ID[15:0]_N
I
LVDS
Ingress Data Bus. This data bus is used to carry ingress payload data
and in-band control words.
RDAT[15:0]
TDAT[15:0]
SPI4A_IDCLK_P
SPI4B_IDCLK_P
SPI4M_IDCLK_P
SPI4A_IDCLK_N
SPI4B_IDCLK_N
SPI4M_IDCLK_N
I
LVDS
Ingress Data Clock. This clock is associated with the ingress data bus
(ID) and the control signal (ICTL).
RDCLK
TDCLK
SPI4A_ICTL_P
SPI4B_ICTL_P
SPI4M_ICTL_P
SPI4A_ICTL_N
SPI4B_ICTL_N
SPI4M_ICTL_N
I
LVDS
Ingress Control. This signal is high when a control word is present on
the ingress data bus (ID) and it is low otherwise.
RCTL
TCTL
SPI4A_ISTA[1:0]_P
SPI4B_ISTA[1:0]_P
SPI4M_ISTA[1:0]_P
SPI4A_ISTA[1:0]_N
SPI4B_ISTA[1:0]_N
SPI4M_ISTA[1:0]_N
O
LVDS
Ingress FIFO Status LVDS. These signals are used to carry ingress
round-robin FIFO status information, along with associated error detec-
tion and framing.
RSTAT[1:0]
TSTAT[1:0]
SPI4A_ISCLK_P
SPI4B_ISCLK_P
SPI4M_ISCLK_P
SPI4A_ISCLK_N
SPI4B_ISCLK_N
SPI4M_ISCLK_N
O
LVDS
Ingress Status Clock LVDS. This clock is associated with the ingress
FIFO status signals (ISTA).
RSCLK
TSCLK
SPI4A_ISTA_T[1:0]
SPI4B_ISTA_T[1:0]
SPI4M_ISTA_T[1:0]
OLVTTL
Pull-up
Ingress FIFO Status LVTTL. These signals are used to carry ingress
round-robin FIFO status information, along with associated error detec-
tion and framing.
RSTAT[1:0]
TSTAT[1:0]
SPI4A_ISCLK_T
SPI4B_ISCLK_T
SPI4M_ISCLK_T
OLVTTL
Pull-up
Schmitt Trigger
Ingress Status Clock LVTTL. This clock is associated with the ingress
FIFO status signals (ISTA_T).
RSCLK
TSCLK
SPI4A_BIAS
SPI4B_BIAS
SPI4M_BIAS
Analog
BIAS. This signal must be connected via an external pull-down 1% 3K
Ω
resistor to VSS.
SPI4A_VREF
SPI4B_VREF
SPI4M_VREF
Analog
REF. These signals are reference for LVDS. These signals should be
connected to VDDL12.
SPI4A_LVDSSTA
SPI4B_LVDSSTA
SPI4M_LVDSSTA
ICMOS
Pull-down
Status Channel Control. This signal controls the status signal I/O type.
A hardware reset or software reset must be perform after changing the
level of this signal. 1 - LVDS status. 0 - LVTTL status.
QDR-II Interface / Generic Interface (Auxiliary Interface)
QDR_A[17:0]
O
HSTL
QDR_A[17:0] is QDR-II Address Bus. This bus is used to transfer the
address to the QDR-II / FPGA devices. It is driven out on the rising
edge of K and K clocks during write or read operation.
Symbol1
I/O
Type2
Function
Comments
Table 2 Pin Description (Part 2 of 5)
相關(guān)PDF資料
PDF描述
IDT88P8341BHI IC SPI3-SPI4 EXCHANGE 820-PBGA
IDT88P8342BHI IC SPI3-SPI4 EXCHANGE 820-PBGA
IDT88P8344BHI IC SPI3-SPI4 EXCHANGE 820-PBGA
IDT89H24NT24G2ZBHLG IC PCI SW 24LANE 24PORT 324BGA
IDT89HPES16NT2ZBBCG IC PCI SW 16LANE 2PORT 484-CABGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
IDT88P8341BHGI 功能描述:IC SPI3-SPI4 EXCHANGE 820-PBGA RoHS:是 類別:集成電路 (IC) >> 專用 IC 系列:* 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1 系列:- 類型:調(diào)幀器 應(yīng)用:數(shù)據(jù)傳輸 安裝類型:表面貼裝 封裝/外殼:400-BBGA 供應(yīng)商設(shè)備封裝:400-PBGA（27x27） 包裝:散裝
IDT88P8341BHI 功能描述:IC SPI3-SPI4 EXCHANGE 820-PBGA RoHS:否 類別:集成電路 (IC) >> 專用 IC 系列:* 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1 系列:- 類型:調(diào)幀器 應(yīng)用:數(shù)據(jù)傳輸 安裝類型:表面貼裝 封裝/外殼:400-BBGA 供應(yīng)商設(shè)備封裝:400-PBGA（27x27） 包裝:散裝
IDT88P8342BHGI 功能描述:IC SPI3-SPI4 EXCHANGE 820-PBGA RoHS:是 類別:集成電路 (IC) >> 專用 IC 系列:* 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1 系列:- 類型:調(diào)幀器 應(yīng)用:數(shù)據(jù)傳輸 安裝類型:表面貼裝 封裝/外殼:400-BBGA 供應(yīng)商設(shè)備封裝:400-PBGA（27x27） 包裝:散裝
IDT88P8342BHI 功能描述:IC SPI3-SPI4 EXCHANGE 820-PBGA RoHS:否 類別:集成電路 (IC) >> 專用 IC 系列:* 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1 系列:- 類型:調(diào)幀器 應(yīng)用:數(shù)據(jù)傳輸 安裝類型:表面貼裝 封裝/外殼:400-BBGA 供應(yīng)商設(shè)備封裝:400-PBGA（27x27） 包裝:散裝
IDT88P8344 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:SPI EXCHANGE 4 x SPI-3 TO SPI-4 Issue 1.0
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*