- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄97930 > EPF8482A Programmable Logic PDF資料下載
參數(shù)資料
| 型號： | EPF8482A |
| 英文描述： | Programmable Logic |
| 中文描述： | 可編程邏輯 |
| 文件頁數(shù)： | 44/61頁 |
| 文件大?。?/td> | 979K |
| 代理商： | EPF8482A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁當前第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁
Altera Corporation
49
FLEX 8000 Programmable Logic Device Family Data Sheet
FLEX
8000
3
EPF81500A External Timing Parameters
EPF81500A LE Timing Parameters
Symbol
A-2 Speed Grade
A-3 Speed Grade
A-4 Speed Grade
Unit
Min
Max
Min
Max
Min
Max
tLUT
2.0
2.5
3.2
ns
tCLUT
0.0
ns
tRLUT
0.9
1.1
1.5
ns
tGATE
0.0
ns
tCASC
0.6
0.7
0.9
ns
tCICO
0.4
0.5
0.6
ns
tCGEN
0.4
0.5
0.7
ns
tCGENR
0.9
1.1
1.5
ns
tC
1.6
2.0
2.5
ns
tCH
4.0
ns
tCL
4.0
ns
tCO
0.4
0.5
0.6
ns
tCOMB
0.4
0.5
0.6
ns
tSU
0.8
1.1
1.2
ns
tH
0.9
1.1
1.5
ns
tPRE
0.6
0.7
0.8
ns
tCLR
0.6
0.7
0.8
ns
Symbol
A-2 Speed Grade
A-3 Speed Grade
A-4 Speed Grade
Unit
Min
Max
Min
Max
Min
Max
tDRR
16.1
20.1
25.1
ns
tODH
1.0
ns
相關PDF資料 |
PDF描述 |
|---|---|
| EPIC | EPiC Family Product Line (304k) |
| EPL10P8BD | UV-Erasable/OTP PLD |
| EPL10P8BP | UV-Erasable/OTP PLD |
| EPL12P6BD | UV-Erasable/OTP PLD |
| EPL241ED | UV-Erasable/OTP PLD |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| EPF8636A | 制造商:ALTERA 制造商全稱:Altera Corporation 功能描述:Programmable Logic Device Family |
| EPF8636AGC192-2 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
| EPF8636AGC192-3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
| EPF8636AGC192-4 | 制造商:Altera Corporation 功能描述:Field-Programmable Gate Array, 504 Cell, 192 Pin, Ceramic, PGA |
| EPF8636AGC192-5 | 制造商:Altera Corporation 功能描述:Field-Programmable Gate Array, 504 Cell, 192 Pin, Ceramic, PGA |
發(fā)布緊急采購，3分鐘左右您將得到回復。