- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄367000 > CYP15G04K100V1 Physical Layer Devices PDF資料下載
參數(shù)資料
| 型號： | CYP15G04K100V1 |
| 英文描述： | Physical Layer Devices |
| 中文描述： | 物理層設(shè)備 |
| 文件頁數(shù)： | 41/78頁 |
| 文件大?。?/td> | 1555K |
| 代理商： | CYP15G04K100V1 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁當(dāng)前第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁
CYP15G04K100V1-MGC
CYP15G04K200V2-MGC
PRELIMINARY
Document #: 38-02044 Rev **
Page 41 of 78
Transmitter LVTTL Switching Characteristics
Receiver LVTTL Switching Characteristics
Parameter
Description
Min.
20
6.66
2.2
2.2
0.7
0.7
1.5
1
20
6.66
47
1.5
1.5
Max
150
50
Unit
MHz
ns
ns
ns
ns
ns
ns
ns
MHz
ns
%
ns
ns
f
TS
t
TXCLK
t
TXCLKH
t
TXCLKL
t
TXCLKR [19, 20, 21]
t
TXCLKF [19, 20, 21]
t
TXDS
t
TXDH
f
TOS
t
TXCLKO
t
TXCLKOD
t
TXOH
t
TXOL
TXCLKx Clock Cycle Frequency
TXCLKx Period
TXCLKx HIGH Time
TXCLKx LOW Time
TXCLKx Rise Time
TXCLKx Fall Time
Transmit Data Set-Up Time to
TXCLKx
↑
(TXCKSEL
≠
LOW)
Transmit Data Hold Time from TXCLKx
↑
(TXCKSEL
≠
LOW)
TXCLKO Clock Cycle Frequency (=1x or 2x REFCLK Frequency)
TXCLKO Period
TXCLKO Duty Cycle
TXCLKO HIGH Time
TXCLKO LOW Time
5
5
150
50
53
Parameter
Description
Min.
Max.
Unit
f
RS
t
RXCLKP
t
RXCLKH
RXCLKx Clock Output Frequency
10
150
MHz
RXCLKx Period
6.66
100
ns
RXCLKx HIGH Time (RXRATE = LOW)
1.5
51
ns
RXCLKx HIGH Time (RXRATE = HIGH)
5
25
ns
t
RXCLKL
RXCLKx LOW Time (RXRATE = LOW)
1.5
51
ns
RXCLKx HIGH Time (RXRATE = HIGH)
5
25
ns
t
RXCLKD
t
RXCLKR [19]
t
RXCLKF [19]
t
RXDS[22]
t
RXDH[22]
RXCLKx Duty Cycle
47
53
%
RXCLKx Rise Time
0.5
1.2
ns
RXCLKx Fall Time
0.5
1.2
ns
Status and Data Set-up Time From RXCLKx
↑
Status and Data Hold Time From RXCLKx
↑
2.0
ns
1.0
ns
Notes:
19. Parallel data output specifications are only valid if all outputs are loaded with similar DC and AC loads.
20. For a given operating frequency, neither rise or fall specification can be greater than 20% of the clock-cycle period or the data sheet maximum time.
21. The duty cycle specification is a simultaneous condition with the t
REFH
and t
REFL
parameters. This means that at faster character rates the REFCLK duty cycle
cannot be as large as 30%-70%.
22. The ratio of rise time to falling time must not vary by greater than 2:1.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CYP15G0101DXA-BBC | Telecomm/Datacomm |
| CYP15G0403DXB | Physical Layer Devices |
| CYP15G0101 | Single-channel HOTLink Transceiver |
| CYP15G0101DXB | Single-channel HOTLink Transceiver |
| CYP15G0101DXB-BBC | Single-channel HOTLink Transceiver |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CYP7C1048AC | 制造商:Cypress Semiconductor 功能描述: |
| CYPCY2305SXC1H | 制造商:Cypress Semiconductor 功能描述: |
| CYPD1103-35FNXIT | 功能描述:IC MCU 32BIT 32KB FLASH 35WLCSP 制造商:cypress semiconductor corp 系列:EZ-PD? CCG1 包裝:剪切帶（CT） 零件狀態(tài):停產(chǎn) 應(yīng)用:USB Type C 核心處理器:ARM? Cortex?-M0 程序存儲器類型:閃存（32 kB） 控制器系列:- RAM 容量:4K x 8 接口:I2C，SPI，UART/USART，USB I/O 數(shù):31 電壓 - 電源:1.71 V ~ 5.5 V 工作溫度:-40°C ~ 85°C（TA） 安裝類型:* 封裝/外殼:35-UFBGA，WLCSP 供應(yīng)商器件封裝:35-WLCSP（3.23x2.10） 標(biāo)準(zhǔn)包裝:1 |
| CYPD1121-40LQXI | 功能描述:IC MCU 32BIT 32KB FLASH 40QFN 制造商:cypress semiconductor corp 系列:EZ-PD? CCG1 包裝:托盤 零件狀態(tài):有效 應(yīng)用:USB Type C 核心處理器:ARM? Cortex?-M0 程序存儲器類型:閃存（32 kB） 控制器系列:- RAM 容量:4K x 8 接口:I2C，SPI，UART/USART，USB I/O 數(shù):34 電壓 - 電源:1.71 V ~ 5.5 V 工作溫度:-40°C ~ 85°C（TA） 安裝類型:* 封裝/外殼:40-UFQFN 裸露焊盤 供應(yīng)商器件封裝:40-QFN（6x6） 標(biāo)準(zhǔn)包裝:490 |
| CYPD1132-16SXI | 功能描述:IC MCU 32BIT 32KB FLASH 16SOIC 制造商:cypress semiconductor corp 系列:EZ-PD? CCG1 包裝:管件 零件狀態(tài):有效 應(yīng)用:USB Type C 核心處理器:ARM? Cortex?-M0 程序存儲器類型:閃存（32 kB） 控制器系列:- RAM 容量:4K x 8 接口:I2C，SPI，UART/USART，USB I/O 數(shù):11 電壓 - 電源:1.71 V ~ 5.5 V 工作溫度:-40°C ~ 85°C（TA） 安裝類型:* 封裝/外殼:16-SOIC（0.154"，3.90mm 寬） 供應(yīng)商器件封裝:16-SOIC 標(biāo)準(zhǔn)包裝:480 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。