參數(shù)資料
型號(hào)： CYP15G04K100V1
英文描述： Physical Layer Devices
中文描述： 物理層設(shè)備
文件頁(yè)數(shù)： 11/78頁(yè)
文件大?。?/td> 1555K
代理商： CYP15G04K100V1
CYP15G04K100V1-MGC
CYP15G04K200V2-MGC
PRELIMINARY
Document #: 38-02044 Rev **
Page 11 of 78
Each PSI device has several types of user-programmable I/O
banks.
Table 3
indicates the availability of each type of pro-
grammable bank by device. Supported I/O standards for each
bank are addressed by the appropriate V
REF
and
V
CCIO
volt-
ages. All the V
REF
and V
CCIO
pins in an I/O bank must be
connected to the same V
and V
voltage respectively.
This requirement restricts the number of I/O standards sup-
ported by an I/O bank at any given time. It also dictates the I/O
standard used for the GCTL[3:0] pins.
The architecture defining each programmable I/O bank con-
sists of several I/O cells, where each I/O cell contains an in-
put/output register, an output enable register, programmable
slew rate control, and programmable bus hold control logic.
Each I/O cell drives a pin output of the device; the cell also
supplies an input to the device that connects to a dedicated
track in the associated routing channel.
There are four dedicated inputs (GCTL[3:0]) that are used as
Global Control Signals available to every I/O cell. These global
control signals may be used as output enables, register resets
and register clock enables as shown in
Figure 9
.
Figure 8. PSI I/O Bank Block Diagram
PSI
I/O Bank
I/O Bank
I/O Bank
I/O Bank
I
I
X
&
S
Table 3. IO Standards
I/O
Standard
LVTTL
LVCMOS
LVCMOS3
LVCMOS2
LVCMOS18
3.3V PCI
GTL+
SSTL3 I
SSTL3 II
SSTL2 I
SSTL2 II
HSTL I
HSTL II
HSTL III
HSTL IV
V
REF
(V)
Min.
N/A
V
CCIO
3.3V
3.3V
3.0V
2.5V
1.8V
3.3V
N/A
3.3V
3.3V
2.5V
2.5V
1.5V
1.5V
1.5V
1.5V
Termination
Voltage (V
TT
)
N/A
N/A
N/A
N/A
N/A
N/A
1.5
1.5
1.5
1.25
1.25
0.75
0.75
1.5
1.5
Max.
0.9
1.3
1.3
1.15
1.15
0.68
0.68
0.68
0.68
1.1
1.7
1.7
1.35
1.35
0.9
0.9
0.9
0.9
相關(guān)PDF資料
PDF描述
CYP15G0101DXA-BBC Telecomm/Datacomm
CYP15G0403DXB Physical Layer Devices
CYP15G0101 Single-channel HOTLink Transceiver
CYP15G0101DXB Single-channel HOTLink Transceiver
CYP15G0101DXB-BBC Single-channel HOTLink Transceiver
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CYP7C1048AC 制造商:Cypress Semiconductor 功能描述:
CYPCY2305SXC1H 制造商:Cypress Semiconductor 功能描述:
CYPD1103-35FNXIT 功能描述:IC MCU 32BIT 32KB FLASH 35WLCSP 制造商:cypress semiconductor corp 系列:EZ-PD? CCG1 包裝:剪切帶（CT） 零件狀態(tài):停產(chǎn) 應(yīng)用:USB Type C 核心處理器:ARM? Cortex?-M0 程序存儲(chǔ)器類型:閃存（32 kB） 控制器系列:- RAM 容量:4K x 8 接口:I2C，SPI，UART/USART，USB I/O 數(shù):31 電壓 - 電源:1.71 V ~ 5.5 V 工作溫度:-40°C ~ 85°C（TA） 安裝類型:* 封裝/外殼:35-UFBGA，WLCSP 供應(yīng)商器件封裝:35-WLCSP（3.23x2.10） 標(biāo)準(zhǔn)包裝:1
CYPD1121-40LQXI 功能描述:IC MCU 32BIT 32KB FLASH 40QFN 制造商:cypress semiconductor corp 系列:EZ-PD? CCG1 包裝:托盤 零件狀態(tài):有效 應(yīng)用:USB Type C 核心處理器:ARM? Cortex?-M0 程序存儲(chǔ)器類型:閃存（32 kB） 控制器系列:- RAM 容量:4K x 8 接口:I2C，SPI，UART/USART，USB I/O 數(shù):34 電壓 - 電源:1.71 V ~ 5.5 V 工作溫度:-40°C ~ 85°C（TA） 安裝類型:* 封裝/外殼:40-UFQFN 裸露焊盤 供應(yīng)商器件封裝:40-QFN（6x6） 標(biāo)準(zhǔn)包裝:490
CYPD1132-16SXI 功能描述:IC MCU 32BIT 32KB FLASH 16SOIC 制造商:cypress semiconductor corp 系列:EZ-PD? CCG1 包裝:管件 零件狀態(tài):有效 應(yīng)用:USB Type C 核心處理器:ARM? Cortex?-M0 程序存儲(chǔ)器類型:閃存（32 kB） 控制器系列:- RAM 容量:4K x 8 接口:I2C，SPI，UART/USART，USB I/O 數(shù):11 電壓 - 電源:1.71 V ~ 5.5 V 工作溫度:-40°C ~ 85°C（TA） 安裝類型:* 封裝/外殼:16-SOIC（0.154"，3.90mm 寬） 供應(yīng)商器件封裝:16-SOIC 標(biāo)準(zhǔn)包裝:480
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*