- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382906 > COLDFIRE2UMAD Version 2/2M ColdFire Core Processor User＇s Manual Addendum PDF資料下載
參數(shù)資料
| 型號： | COLDFIRE2UMAD |
| 英文描述： | Version 2/2M ColdFire Core Processor User＇s Manual Addendum |
| 中文描述： | 版本2/2M ColdFire內(nèi)核的處理器用戶手冊附錄 |
| 文件頁數(shù)： | 85/253頁 |
| 文件大?。?/td> | 1762K |
| 代理商： | COLDFIRE2UMAD |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁當(dāng)前第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁
Master Bus Operation
3-26
ColdFire2/2M User’s Manual
For More Information On This Product,
Go to: www.freescale.com
MOTOROLA
The status register of the ColdFire2/2M, described in
Section 1.4.3.1 Status Register (SR)
,
contains an interrupt priority mask (
IPLB
[2:o]). The value in the interrupt mask is the highest
priority level that the ColdFire2/2M ignores. When an interrupt request has a priority higher
than the value in the mask, the ColdFire2/2M makes the request a pending interrupt.
IPLB
[2:0] must maintain the interrupt request level until the ColdFire2/2M acknowledges the
interrupt to guarantee that the interrupt is recognized. The ColdFire2/2M continuously
samples IPLB[2:0] on consecutive rising edges of
CLK
. As a result, the IPLB[2:0] signals are
synchronous and must meet setup and hold times to CLK. If the external IPLB[2:0] signals
are asynchronous, flip-flops should be used to synchronize them before they drive the
IPLB[2:0] signals on the ColdFire2/2M.
The ColdFire2/2M takes an interrupt exception for a pending interrupt within one instruction
boundary after processing any other pending exception with a higher priority. Thus, the
ColdFire2/2M executes at least one instruction in an interrupt exception handler before
recognizing another interrupt request. The following paragraphs describe the two kinds of
interrupt acknowledge bus cycles that can be executed as part of interrupt exception
processing.
3.7.1 Interrupt Acknowledge Bus Cycle (Terminated Normally)
When the ColdFire2/2M processes an interrupt exception, it performs an interrupt
acknowledge bus cycle to obtain the vector number that contains the starting location of the
interrupt exception handler. Most interrupting devices have programmable vector registers
that contain the interrupt vectors for the exception handlers they use. Others may have fixed
vector numbers. The values driven on
MADDR
[31:0],
MTT
[1:0], and
MTM
[2:0] are
dependent on the interrupt acknowledge mode. The interrupt acknowledge mode is
statically determined by the connection of the 68K interrupt acknowledge mode enable
(
IACK_68K
) signal.
The interrupt acknowledge bus cycle is a read transfer. If the ColdFire2/2M is in the ColdFire
interrupt acknowledge mode (IACK_68K negated), it differs from a normal read cycle in the
following respects:
1.
MTT
[1:0]= $3 to indicate a acknowledge/CPU space bus cycle.
2. Address signals
MADDR
[31:5] are set to all ones ($3FFFFFF). The MADDR[4:2]
signals are set to the pending interrupt number, and the MADDR[1:0] signals are
driven low.
3.
MTM
[2:0] are set to the interrupt request level, the inverted values of
IPLB
[2:0]. This
will be nonzero for all interrupt acknowledge cycles.
If the ColdFire2/2M is in the 68K interrupt acknowledge mode (IACK_68K asserted), it differs
in the following respects:
1.
MTT
[1:0] = $0 to indicate a Acknowledge/CPU space bus cycle.
2. Address signals
MADDR
[31:4] are set to all ones ($7FFFFFF). The MADDR[3:1]
signals are set to the pending interrupt number, and the MADDR[0] signal is driven
high.
F
Freescale Semiconductor, Inc.
n
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| COLDFIRE3UM | Version 3 ColdFire Core User＇s Manual |
| COM150A | 100V Single N-Channel Hi-Rel MOSFET in a TO-254AA package |
| COM2017P | UART |
| COM2502P | UART |
| COM250A | 200V Single N-Channel Hi-Rel MOSFET in a TO-254AA package |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| COLDFIRE3UM | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Version 3 ColdFire Core User＇s Manual |
| COLD-PACK | 制造商:NTE Electronics 功能描述: |
| COLDS/002 | 制造商:Farnell / Duratool 功能描述:JOBBER DRILL SET 1.0-13.0X0.5MM |
| COLINKEX | 制造商:Embest Info&Tech Co Ltd 功能描述:ADAPTER DEBUG SW/JTAG 制造商:EMBEST 功能描述:ADAPTER, DEBUG, SW/JTAG 制造商:EMBEST 功能描述:DEBUGGER, LPC13XX; Silicon Family Name:LPC13xx; Core Architecture:ARM; Core Sub-Architecture:Cortex-M3; IC Product Type:Debugger; Features:Support Cortex M0 and Cortex M3 Devices, Support Software & JTAG Debugging ;RoHS Compliant: Yes |
| COLINKEX"LPC11C14 EVB | 制造商:Embest Info&Tech Co Ltd 功能描述:DEVELOPMENT TOOL CORTEX-M0 LPC11C14 制造商:Embest Info&Tech Co Ltd 功能描述:DEVELOPMENT TOOL, CORTEX-M0, LPC11C14 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。