- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄16263 > 73S1209F-EB (Maxim Integrated Products)BOARD EVAL 73S1209F DOC/CD CABLE PDF資料下載
參數(shù)資料
| 型號： | 73S1209F-EB |
| 廠商： | Maxim Integrated Products |
| 文件頁數(shù)： | 98/123頁 |
| 文件大?。?/td> | 0K |
| 描述： | BOARD EVAL 73S1209F DOC/CD CABLE |
| 產(chǎn)品培訓(xùn)模塊： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 主要目的： | * |
| 嵌入式： | * |
| 已用 IC / 零件： | * |
| 主要屬性： | * |
| 次要屬性： | * |
| 已供物品： | 板，線纜，CD，電源 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁當(dāng)前第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁
73S1209F Data Sheet
DS_1209F_004
VCC
VCCOK
RSTCRD
RST
CLK
IO
t1
t2
t3
t4
tto
VCCSEL
bits
t1: The time from setting VCCSEL bits until VCCOK = 1.
tto: The time from setting VCCSEL bits until VCCTMR times out. At t1 (if RDYST = 1) or tto (if RDYST = 0),
activation starts. It is suggested to have RDYST = 0 and use the VCCTMR interrupt to let MPU know when
sequence is starting.
t2: time from start of activation (no external indication) until IO goes into reception mode (= 1).
This is
t3: minimum one half of ETU period.
t4: ETU period.
Note that in Sync mode, IO as input is sampled on the rising edge of CLK. IO changes on the falling edge of CLK,
either from the card or from the 73S1209F. The RST signal to the card is directly controlled by the RSTCRD bit
(non-inverted) via the MPU and is shown as an example of a possible RST pattern.
Figure 19: Synchronous Activation
IO reception on
RST
CLK
CLKOFF
CLKLVL
Rlength Interrupt
RLength Count
RLenght = 1
TX/RXB Mode bit
(TX = '1')
1. Clear CLKOFF after Card is in reception mode.
2. Set RST bit.
3. Interrupt is generated when Rlength counter is MAX.
4. Read and clear Interrupt.
5. Clear RST bit.
6. Toggle TX/RXB to reset bit counter.
7. Reload RLength Counter.
Count MAX
1
2
4
7
5
t1. CLK wll start at least 1/2 ETU after CLKOFF is set low
when CLKLVL = 0
t1
3
6
Figure 20: Example of Sync Mode Operation: Generating/Reading ATR Signals
76
Rev. 1.2
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EBC25DTAS | CONN EDGECARD 50POS R/A .100 SLD |
| DS8005-KIT# | EVALUATION KIT FOR DS8005 |
| UVR1A153MHD | CAP ALUM 15000UF 10V 20% RADIAL |
| NR3012T150M | INDUCTOR 15UH 20% SMD |
| PLE0E102MDO1 | CAP ALUM 1000UF 2.5V 20% RADIAL |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 73S1209F-IM44 DK | 制造商:Maxim Integrated Products 功能描述:Development Boards & Kits - 8051 73S1209F Dev Kit Eval Bd Ice Cable Cd |
| 73S1209F-IM44 EB | 制造商:Maxim Integrated Products 功能描述:Development Boards & Kits - 8051 73S1209F Eval Brd Eval Bd Doc Cd Cable |
| 73S1209F-IM68 DK | 制造商:Maxim Integrated Products 功能描述:Development Boards & Kits - 8051 73S1209F Dev Kit Eval Bd Ice Cable Cd |
| 73S1209F-IM68 EB | 制造商:Maxim Integrated Products 功能描述:Development Boards & Kits - 8051 73S1209F Eval Brd Doc Cd Cable |
| 73S1210F | 制造商:TERIDIAN 制造商全稱:TERIDIAN 功能描述:Self-Contained Smart Card Reader with PINpad and Power Management |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。