參數(shù)資料
型號： UPD31173
英文描述： VRC4173(TM) User＇s Manual | User＇s Manual[02/2002]
中文描述： VRC4173（TM）用戶手冊|用戶手冊[02/2002]
文件頁數(shù)： 90/413頁
文件大小： 2334K
代理商： UPD31173
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁當(dāng)前第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁
User’s Manual U14579EJ2V0UM
18
14.4.14
HC state transitions ................................................................................................................329
14.4.15
List service flow ......................................................................................................................330
CHAPTER 15 AC97U (AC97 UNIT)......................................................................................................336
15.1
General.....................................................................................................................................336
15.2
Configuration Register Set ....................................................................................................336
15.2.1
VID (offset address: 0x00 to 0x01) .........................................................................................337
15.2.2
DID (offset address: 0x02 to 0x03).........................................................................................337
15.2.3
PCICMD (offset address: 0x04 to 0x05).................................................................................338
15.2.4
PCISTS (offset address: 0x06 to 0x07) ..................................................................................339
15.2.5
RID (offset address: 0x08) .....................................................................................................340
15.2.6
CLASSC (offset address: 0x09 to 0x0B) ................................................................................340
15.2.7
CACHELS (offset address: 0x0C) ..........................................................................................340
15.2.8
MLT (offset address: 0x0D) ....................................................................................................341
15.2.9
HEDT (offset address: 0x0E)..................................................................................................341
15.2.10
BIST (offset address: 0x0F) ...................................................................................................341
15.2.11
BASEADR (offset address: 0x10 to 0x13)..............................................................................342
15.2.12
SVID (offset address: 0x2C to 0x2D) .....................................................................................343
15.2.13
SUBID (offset address: 0x2E to 0x2F) ...................................................................................343
15.2.14
EXROMADR (offset address: 0x30 to 0x33) ..........................................................................344
15.2.15
INTL (offset address: 0x3C) ...................................................................................................344
15.2.16
INTP (offset address: 0x3D) ...................................................................................................345
15.2.17
MIN_GNT (offset address: 0x3E) ...........................................................................................345
15.2.18
MAX_LAT (offset address: 0x3F) ...........................................................................................345
15.3
Operational Register Set ........................................................................................................346
15.3.1
INT_CLR/INT_STATUS (offset address: 0x00) ......................................................................347
15.3.2
CODEC_WR (offset address: 0x04).......................................................................................349
15.3.3
CODEC_RD (offset address: 0x08)........................................................................................350
15.3.4
CODEC_REQ (offset address: 0x0C) ....................................................................................351
15.3.5
SLOT12_WR (offset address: 0x10) ......................................................................................352
15.3.6
SLOT12_RD (offset address: 0x14) .......................................................................................353
15.3.7
CTRL (offset address: 0x18) ..................................................................................................354
15.3.8
ACLINK_CTRL (offset address: 0x1C)...................................................................................356
15.3.9
SRC_RAM_DATA (offset address: 0x20)...............................................................................358
15.3.10
INT_MASK (offset address: 0x24)..........................................................................................359
15.3.11
DAC1_CTRL (offset address: 0x30).......................................................................................361
15.3.12
DAC1L (offset address: 0x34) ................................................................................................362
15.3.13
DAC1_BADDR (offset address: 0x38)....................................................................................363
15.3.14
DAC2_CTRL (offset address: 0x3C) ......................................................................................364
15.3.15
DAC2L (offset address: 0x40) ................................................................................................365
15.3.16
DAC2_BADDR (offset address: 0x44)....................................................................................366
15.3.17
DAC3_CTRL (offset address: 0x48).......................................................................................367
15.3.18
DAC3L (offset address: 0x4C)................................................................................................368
15.3.19
DAC3_BADDR (offset address: 0x50)....................................................................................369
相關(guān)PDF資料
PDF描述
UPD4990AC-A 0 TIMER(S), REAL TIME CLOCK, PDIP14
UPD62AMC-XXX-5A4-A 4-BIT, MROM, 4 MHz, MICROCONTROLLER, PDSO20
UPD703201YGC-XXX-YEU-A 32-BIT, MROM, 20 MHz, MICROCONTROLLER, PQFP100
UPD703270GF-XXX-JBT 32-BIT, MROM, 20 MHz, RISC MICROCONTROLLER, PQFP100
UPD70F3008GJ-33-8EU 32-BIT, FLASH, 33 MHz, MICROCONTROLLER, PQFP144
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
UPD31173F1-33-HN1 制造商:Renesas Electronics Corporation 功能描述:
UPD31173F1-33-HN1-A 制造商:Renesas Electronics Corporation 功能描述:
UPD3140GS-E1 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Serial-Input Frequency Synthesizer
UPD3140GS-E2 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Serial-Input Frequency Synthesizer
UPD3140GS-T1 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Serial-Input Frequency Synthesizer
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*