- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383875 > T7234 Compliance with the New ETSI PSD Requirement PDF資料下載
參數(shù)資料
| 型號： | T7234 |
| 英文描述： | Compliance with the New ETSI PSD Requirement |
| 中文描述： | 符合新的ETSI PSD的要求 |
| 文件頁數(shù)： | 35/116頁 |
| 文件大?。?/td> | 1056K |
| 代理商： | T7234 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁當(dāng)前第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁
Data Sheet
January 1998
T7256 Single-Chip NT1 (SCNT1) Transceiver
Lucent Technologies Inc.
31
Microprocessor Interface Description
(continued)
Registers
(continued)
Table 13. eoc State Machine Control—Address (Address 09h)
This register has no effect on device operation if AUTOEOC = 1 (register GR0, bit 4).
Reg
ECR0
R/W
R/W
Bit 7
CCRC
1
Bit 6
U2BDLT
1
Bit 5
UB2LP
1
Bit 4
UB1LP
1
Bit 3
DMT
1
Bit 2
A1T
0
Bit 1
A2T
0
Bit 0
A3T
0
Default State on RESET
Register
ECR0
Bit
0—2
Symbol
A[3:1]T
Name/Description
Transmit eoc Address.
000—NT address (default).
111—Broadcast address.
Transmit eoc Data or Message Indicator.
0—Data.
1—Message (default).
U-Interface Loopback of B1 Channel Control.
Control for U-interface
transparent B1 loopback. UB1LP and UB2LP may be enabled concurrent-
ly.
0—B1 channel loopback from U-interface receive to U-interface trans-
mit upstream of data flow matrix.
1—No loopback (default).
U-Interface Loopback of B2 Channel Control.
Control for U-interface
transparent B2 loopback. UB1LP and UB2LP may be enabled concurrent-
ly.
0—B2 channel loopback from U-interface receive to U-interface trans-
mit upstream of data flow matrix.
1—No loopback (default).
Transparent 2B+D Loopback Control.
When activated, this bit causes
a transparent 2B+D loopback from S/T transmitter to S/T receiver at the
device pins (i.e., as close as possible to the S/T-interface) according to
ITU-T I.430 Loop2. Any signals from the TE are ignored during this loop-
back.
0—Transparent 2B+D loopback:
The microprocessor must clear the D-channel echo bit control
(SXE = 0) and data flow matrix (SXB10 = SXB11 = SXB20 = SXB21
= SXD = UXB10 = UXB11 = UXB20 = UXB21 = UXD = 1) for proper
operation of the loopback.
1—No loopback (default).
Corrupt Cyclic Redundancy Check.
Used to corrupt the CRC informa-
tion transmitted at the U-interface.
0—Corrupt CRC generation.
1—Generate correct CRC (default).
ECR0
3
DMT
ECR0
4
UB1LP
ECR0
5
UB2LP
ECR0
6
U2BDLT
ECR0
7
CCRC
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| T7234A | Compliance with the New ETSI PSD Requirement |
| T7237A | Compliance with the New ETSI PSD Requirement |
| T7256A | Compliance with the New ETSI PSD Requirement |
| T7288 | CEPT/E1 Line Interface(CEPT/E1 線接口) |
| T7290A | DS1/T1/CEPT/E1 Line Interface(DS1/T1/CEPT/E1 線接口) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| T7234A | 制造商:AGERE 制造商全稱:AGERE 功能描述:Compliance with the New ETSI PSD Requirement |
| T7237 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Compliance with the New ETSI PSD Requirement |
| T7237A | 制造商:AGERE 制造商全稱:AGERE 功能描述:Compliance with the New ETSI PSD Requirement |
| T7240 | 制造商:TE Connectivity 功能描述: |
| T7-241A5 | 功能描述:撥動開關(guān) ON NONE OFF 2 Pole Standard Bat Handle RoHS:否 制造商:OTTO 觸點(diǎn)形式: 開關(guān)功能: 電流額定值: 電壓額定值 AC: 電壓額定值 DC: 功率額定值: 端接類型: 安裝風(fēng)格: 端子密封: 觸點(diǎn)電鍍: 照明: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。