- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383875 > T7234 Compliance with the New ETSI PSD Requirement PDF資料下載
參數(shù)資料
| 型號(hào)： | T7234 |
| 英文描述： | Compliance with the New ETSI PSD Requirement |
| 中文描述： | 符合新的ETSI PSD的要求 |
| 文件頁數(shù)： | 32/116頁 |
| 文件大小： | 1056K |
| 代理商： | T7234 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁當(dāng)前第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁
Data Sheet
January 1998
T7256 Single-Chip NT1 (SCNT1) Transceiver
28
Lucent Technologies Inc.
Microprocessor Interface Description
(continued)
Registers
(continued)
Table 10. Control Flow State Machine Control—Maintenance/Reserved Bits (Address 06h)
This
register has no effect on device operation if AUTOCTL = 1 (register GR0, bit 3).
Reg
CFR0
R/W
R/W
Bit 7
—
—
Bit 6
—
—
Bit 5
R64T
1
Bit 4
R25T
1
Bit 3
R16T
1
Bit 2
R15T
1
Bit 1
AFRST
1
Bit 0
ILOSS
1
Default State on RESET
Register
CFR0
Bit
0
Symbol
ILOSS
Name/Description
Insertion Loss Test Control.
The insertion loss test mode is initiated
by setting AFRST = 0 and ILOSS = 0, and then setting AFRST = 1.
When enabled, the U-interface transmitter continuously transmits the
sequence SN1. The U-interface receiver remains reset. The U-interface
transceiver performs an internal reset when the ILOSS bit returns to its
inactive state.
0—U-transmitter sends SN1 tone continuously.
1—No effect on device operation (default).
Adaptive Filter Reset.
U-transceiver reset. Assertion of this bit halts U-
interface data transmission and clears adaptive filter coefficients. Dur-
ing AFRST, the U transmitter produces 0 V and has an output imped-
ance of 135
. If the microprocessor interface is being used, the AFRST
bit should be used to place the device in quiet mode for U-interface
maintenance procedures. Assertion of AFRST does not reset the S/T
transceiver, microprocessor register bits, or the U-interface timing re-
covery.
0—U-transceiver reset.
1—No effect on device operation (default).
Transmit Reserved Bits.
Controls R
1, 6
and R
1, 5
in transmit
U-interface data stream.
11—(Default.)
Transmit Reserved Bit.
Controls R
2, 5
in transmit U-interface data
stream.
1—(Default.)
Transmit Reserved Bit.
Controls R
6, 4
in transmit U-interface data
stream.
1—(Default.)
CFR0
1
AFRST
CFR0
3—2
R[16:15]T
CFR0
4
R25T
CFR0
5
R64T
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| T7234A | Compliance with the New ETSI PSD Requirement |
| T7237A | Compliance with the New ETSI PSD Requirement |
| T7256A | Compliance with the New ETSI PSD Requirement |
| T7288 | CEPT/E1 Line Interface(CEPT/E1 線接口) |
| T7290A | DS1/T1/CEPT/E1 Line Interface(DS1/T1/CEPT/E1 線接口) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| T7234A | 制造商:AGERE 制造商全稱:AGERE 功能描述:Compliance with the New ETSI PSD Requirement |
| T7237 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Compliance with the New ETSI PSD Requirement |
| T7237A | 制造商:AGERE 制造商全稱:AGERE 功能描述:Compliance with the New ETSI PSD Requirement |
| T7240 | 制造商:TE Connectivity 功能描述: |
| T7-241A5 | 功能描述:撥動(dòng)開關(guān) ON NONE OFF 2 Pole Standard Bat Handle RoHS:否 制造商:OTTO 觸點(diǎn)形式: 開關(guān)功能: 電流額定值: 電壓額定值 AC: 電壓額定值 DC: 功率額定值: 端接類型: 安裝風(fēng)格: 端子密封: 觸點(diǎn)電鍍: 照明: |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。