- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382396 > PNX1300 (NXP Semiconductors N.V.) Media Processors PDF資料下載
參數(shù)資料
| 型號： | PNX1300 |
| 廠商： | NXP Semiconductors N.V. |
| 英文描述： | Media Processors |
| 中文描述： | 媒體處理器 |
| 文件頁數(shù)： | 225/548頁 |
| 文件大?。?/td> | 6050K |
| 代理商： | PNX1300 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁當(dāng)前第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁第463頁第464頁第465頁第466頁第467頁第468頁第469頁第470頁第471頁第472頁第473頁第474頁第475頁第476頁第477頁第478頁第479頁第480頁第481頁第482頁第483頁第484頁第485頁第486頁第487頁第488頁第489頁第490頁第491頁第492頁第493頁第494頁第495頁第496頁第497頁第498頁第499頁第500頁第501頁第502頁第503頁第504頁第505頁第506頁第507頁第508頁第509頁第510頁第511頁第512頁第513頁第514頁第515頁第516頁第517頁第518頁第519頁第520頁第521頁第522頁第523頁第524頁第525頁第526頁第527頁第528頁第529頁第530頁第531頁第532頁第533頁第534頁第535頁第536頁第537頁第538頁第539頁第540頁第541頁第542頁第543頁第544頁第545頁第546頁第547頁第548頁
Philips Semiconductors
Image Coprocessor
PRELIMINARY SPECIFICATION
14-15
14.5.8.1
Mirroring lines at the ends of an
image
A window may start and/or end at the edge of the input
image. In this case, the two start and/or end lines needed
for the first and last lines of the window, respectively are
missing. These pixels are supplied by the mirror multi-
plexer at the 5-tap filter which mirrors the input lines.The
mirror multiplexer is controlled by the mirror counter and
mirror end register in the same manner as in horizontal
filtering. The mirror register in vertical filtering is incre-
mented by the output line counter. Mirroring is performed
on the first two and last two lines of the column. Mirroring
is optional, depending on whether the start or end of the
line is on a window boundary. The DSPCPU or micropro-
gram must detect this and enable start and/or end mirror-
ing as required.
14.5.8.2
Vertical filter SDRAM block timing
Figure 14-15
shows a timing diagram for block data flow
between the SDRAM and the filter for a scaling factor of
1.0. The bus block reads and writes require one fourth of
the filter processing time because the filter processes
data at 100 Mpix/sec, and the SDRAM reads and writes
blocks of pixels at 400 Mpix/sec (peak). The vertical filter
starts by reading in the five blocks necessary to generate
the next output block. While the current block is being
processed, the next block is read from SDRAM to pre-
pare for the next output block.
14.5.9
Horizontal Scaling and Filtering for
RGB Output
Figure 14-16
shows a data flow block diagram of the ICP
horizontal scaling to RGB output algorithm implementa-
tion. The six input block buffers are arranged as three
block FIFOs, one each for Y, U and V pixel streams.
These three streams are sequentially filtered, pixel by
pixel by the 5-tap filter to generate a scaled output se-
quence of Y, U, V, Y, U, V, etc. This YUV stream is fed
to the YUV to RGB converter where it is converted to one
of several RGB output formats, blended with RGB over-
lay pixels supplied by the Overlay FIFO and masked by
bit mask pixels from the bit mask block. The resulting
scaled, converted, overlay blended and masked RGB
stream is sent to the PCI interface -- typically to an RGB
format frame buffer on the PCI bus -- or to SDRAM.
The input pixel streams from the input FIFOs are trans-
ferred sequentially to the 5-tap filter. Each stream has its
own set of four-stage delay registers used to perform
horizontal filtering on the stream. A pair of 3-way multi-
plexers switch the five filter data inputs and the 5-bit filter
coefficient select codes to the 5-tap filter. This set of mul-
tiplexers is driven by the YUV Sequence counter, a 2-bit
counter that provides the YUV processing sequence.
In horizontal scaling and filtering from SDRAM to
SDRAM, each Y, U and V component is filtered sepa-
rately as a complete image. In RGB output horizontal
scaling and filtering, the image is processed as three in-
terwoven streams of all three YUV components.
In the RGB output mode, the ICP normally generates
RGB data and writes it into a frame buffer memory on the
PCI bus or to the SDRAM. The frame buffer memory for-
mat is RGB with one R, one G and one B value per pixel.
This could be called RGB 4:4:4. To generate this image,
the ICP generates a YUV 4:4:4 image and converts it to
RGB. This process is done one RGB output pixel at a
time. The ICP generates a U pixel and saves it in a reg-
ister, generates a V pixel and saves it in a register, then
generates a Y pixel for output. The YUV to RGB convert-
er combines each Y pixel as it is generated with the pre-
viously stored U and V pixels to generate the RGB output
data. This process is repeated until the whole image has
been converted and sent to the PCI bus or SDRAM.
14.5.9.1
YUV sequence counter in YUV 4:2:2
output Mode
For RGB output formats, the YUV data must be scaled to
YUV 4:4:4 format before conversion to RGB. The YUV
data in SDRAM is typically stored in YUV 4:2:2. This
means that the U and V data must be upscaled by 2 rel-
ative to the Y data to generate the internal YUV 4:4:4 for-
mat required for RGB conversion.
For the YUV 4:2:2 output formats, the U and V data do
not need to be up scaled to 4:4:4. The YUV 4:4:4 data
would be upscaled only to be decimated back to YUV
4:2:2. For YUV 4:2:2 output, the U and V pixels are used
twice. This is done by having a half-speed mode for the
YUV Sequence Counter. In this mode, the sequence is
U0, V0, Y0, Y1, U2, V2, Y2, Y3, etc. The U and V are not
Table 14-4. FSSR codes for vertical filtering.
Case
Pn-2
Pn-1
Pn+0
Pn+1
Pn+2
IO Block
1
2
3
4
5
6
5
0
1
2
3
4
4
5
0
1
2
3
3
4
5
0
1
2
2
3
4
5
0
1
1
2
3
4
5
0
0
1
2
3
4
5
SDRAM Bus
Filter Action
Read Y5
Write Ya
Read Y6
Filter Y3-6 => Yb
Filter Y2-5 => Ya
Read Y7
Write Yb
Filter Y4-7 => Yc
Read Y8
Figure 14-15. SDRAM and vertical filter block timing
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PNX1301 | Media Processors |
| PNX1302 | Media Processors |
| PNX1311 | Media Processors |
| PNX1500G | Connected Media Processor |
| PNX1501G | Connected Media Processor |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PNX1300EH,557 | 功能描述:視頻 IC NEXPERIA MEDIA PROCESSOR RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel |
| PNX1300EH/G,557 | 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC NEXPERIA MEDIA PROC 143MHZ RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT |
| PNX1301 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Media Processors |
| PNX1301EH | 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC MEDIA PROCESSOR PNX13XX/180MHZ RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT |
| PNX1301EH,557 | 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC MEDIA PROCESSOR PNX13XX/180MHZ RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。